计算机组成原理复习材料(2)

14152计算机组成原理考试题型

一、填空题（每空1分，共10分） 二、单项选择题（每题2分，共30分） 三、多项选择题（每题2分，共10分） 四、简答题（每题5分，共10分） 五、计算题（每题10分，共30分） 六、分析题（共10分）

选择、填空、简答：

1. 组成计算机的五大部件，功能各是什么？

2. 微型计算机硬件系统最核心的部件是 cpu 。

3. CPU由算术逻辑单元和 控制单元 单元组成。 4. 微型计算机中，控制器的基本功能是指 。

5. 现代计算机由CPU、I/O设备及 存储设备 组成。

6. 运算器的主要功能能进行 算术 运算和 逻辑 运算。

7. 随着硬件技术的发展，计算机的电子器件推陈出新，但所有种类计算机依然具有“存

储程序”的特点，最早提出这种概念的是 冯诺依曼 。

8. 计算机的主要技术指标 。在MDR、MAR、FLOPS、CPI、MIPS中，用来评价CPU

的性能的有 。

9. 下面框图是什么指令执行过程？并指出每个标识的含义。

A. 重量 B. 机器字长 C. 存储容量 D. 运算速度 10. ACC、ALU、IR、PC、MAR、MDR？作用是什么？

PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数 形成下一条指令地。

MAR：Memory Address Register，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地址。

MDR：Memory Data Register，存储器数据缓冲寄存器，在主存中用来存放从某单元读

1

出、或要写入某存储单元的数据。 CPU：Central Processing Unit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成。 CU：Control Unit，控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列。

MQ：Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。

X：此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器

中工作寄存器之一，用来存放操作数； I/O：Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送。

MIPS：Million Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。

11. 程序计数器用于存放 正在执行的指令的内存地址的 。 指令寄存器

用来存放当前的指令。

12. 已知一个主存储器的MDR为32位，MAR为16位，则地址线是 根，该

主存储器的大小是 B。 下一条要执行的指令的内存地址 13. 计算机更新换代的原则是根据 。各代的标志？

通常根据计算机所采用的电子元件不同而划分为:电子管，晶体管，集成电路和大规模超大规模集成电路等相四代。以微处理器为核心的微型计算机属于第四代计算机，通常人们以微处理器为标志来划分微型计算机，如286机、386机、486机、pemtium机。

14. 微型计算机的发展通常以 微处理器 为技术标志。个人计算机属于 微型计算机 。

计算机分为微型计算机、小型计算机、中型计算机、大型计算机。 个人计算机属于微型计算机

15. CAD、CAM、CAI含义是 。

CAD即计算机辅助设计(CAD-Computer Aided Design)

利用计算机及其图形设备帮助设计人员进行设计工作 。简称cad。 在工程和产品设计中，计算机可以帮助设计人员担负计算、信息存储和制图等项工作。CAD还包含：电气CAD、外贸结算CAD、加拿大元、冠状动脉性心脏病、计算机辅助诊断、服装CAD等含义。 CAM (computer Aided Manufacturing，计算机辅助制造)

它的核心是计算机数值控制（简称数控），是将计算机应用于制造生产过程的过程或系统。1952年美国麻省理工学院首先研制成数控铣床。数控的特征是由编码在穿孔纸带上的程序指令来控制机床。此后发展了一系列的数控机床，包括称为“加工中心”的多功能机床，能从刀库中自动换刀和自动转换工作位置，能连续完成锐、钻、饺、攻丝等多道工序，这些都是通过程序指令控制运作的，只要改变程序指令就可改变加工过程，数控的这种加工灵活性称之为“柔性”。

CAI计算机辅助教学(Computer Aided Instruction ，简称CAI)

是在计算机辅助下进行的各种教学活动，以对话方式与学生讨论教学内容、安排教学进程、进行教学训练的方法与技术。CAI为学生提供一个良好的个人化学习环境。综合应用多媒体、超文本、人工智能和知识库等计算机技术，克服了传统教学方式上单一、片面的缺点。它的使用能有效地缩短学习时间、提高教学质量和教学效率，实现最优化的教学目标。

2

16. 1945年，冯·诺依曼机在为一台新的计算机 EDVAC(电子离散变量计算机) 所制定的计划中，首次提出了存储程序的概念。

17. 汇编语言、C语言、Java语言、机器语言、BASIC语言，哪个可以直接在机器上运行？ 使用汇编语言编写的程序，机器不能直接识别，要由一种程序将汇编语言翻译成机器语。

18. 三总线结构有哪三部分构成？

系统总线、内存总线、I/O总线（43页）

19. 总线按连接部件的不同，分为？片内总线、系统总线、通信总线 片内总线：也叫片总线，是同一部件内部连接个寄存及运算部件的总线；

系统总线：是同一台计算机各部件之间相互连接的总线； 系统总线又分为数据总线，地址总线，和控制总线，分别传递数据，地址和控制信号。 通信总线：负责CPU与外部设备之间的通信。

20. 为什么要设置总线判优控制？常见的集中式总线控制有几种，各有何特点。 为了解决多个部件同时申请总线时的使用权分配问题； 3种：链式查询、计数器查询、独立请求； 特点：

链式查询：连线简单，易于扩充，对电路故障最敏感；

计数器查询：优先级设置较灵活，对故障不敏感，连线及控制过程较复杂； 独立请求：判优速度最快，但硬件器件用量大，连线多，成本较高。

21. 总线判优控制可分为？两种：集中式和分布式

22. 集中式判优控制分为？三种？工作原理是？速度最快的是？58页 3种：链式查询、计数器查询、独立请求（最快）； 链式查询： 计数器查询： 独立请求：

23. 总线通信控制通常的四种方式？

同步通信，异步通信，半同步通信，分离式通信

24. 连接CPU芯片内部（寄存器与寄存器之间）的总路线是 内部总线 。 ？？？ 25. 系统总线中地址线的功能是 用于选择主存单元，也可用于选择I/O端口 。 26. 在一个16位的总线系统中，若时钟频率为100MHz，总线周期为5个时钟周期传输一

个字。则总线带宽是 。P61

27. 若总线宽度为16位，时钟频率为8MHz，完成一次数据传送需要2个总线周期，则总

3

线带宽是 。

28. 设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。如果一个总线周期中并

行传送32位数据，则总线的带宽是 。（注意带上单位） 29. 某机字长64位，存储器容量是32MB。若按半字编址，那么它的寻址范围是 8M 。 30. 某机字长16位，存储器容量是64MB。若按双字编址，那么它的寻址范围是 。

例题：

1、某计算机字长为32位,其存储容量为16MB,若按双字编址,它的寻址范围是多少? 2、某机字长为32位,存储容量为64MB,若按字节编址.它的寻址范围是多少? 解答：

我的方法是全部换算成1位2进制的基本单元来算。先计算总容量，如第一题中是16mb中，一B为8位，也就是8个一位基本单元组成，16M=2^24位=2^24个一位基本单元。所以总的基本单元是2^24*8。 一个字长是n位，就是说一个字是由n个一位基本单元组成。按照字来编址就是说由一个字所包含的一位基本单元的个数作为一个地址单元，它对应一个地址。同理，双字编址就是两个字所包含的的基本单元数作为一个地址单元。由于一个字节（1B）永远是8位，所以按字节编址永远是8个一位基本单元作为一个地址单元。寻址范围就是说总共有多少个这样的地址。

第一题中一个字长是32位，对于按字编址来说一个地址单元有32个基本单元，按双字编址则是一个地址单元有64个，按字节是8个，总容量是2^24*8个。所以按字编址的地址数是2^24*8/32个，按双字是2^24*8/64个，按字节是2^24*8/8个。因此，第一题答案是2^21=2M。 同理，第二题答案是2^26*8/8=2^26=64M。

31. 在异步传输系统中，若字符格式为：1位起始位、8位数据位、1位奇偶校验位、2位

终止位，（1）假设波特率为1200bps，则比特率为 bps。（2）假设每秒传输120个数据帧，则比特率为 。P64 32. 计算机的存储器系统是指 主存储器和外存储器/cache 。

33. 在存储系统层次结构中，主要分为两个层次， 缓存-主存 层次主要解决 CPU和主存速度不匹配 问题，主存和缓存之间的数据调动是由硬件自动完成的； 主存-辅存 层次主要解决 存贮系统的容量 问题，主存和辅存之间的数据调用时由硬件和操作系统共同完成的。（两个不同层次）。 34. 寄存器、主存、缓存、外存之间比较容量、速度？ 速度：寄存器 >cache >主存 >辅存（容量小的速度快）

35. SRAM、DRAM、ROM、PROM、EPROM的含义，哪些是易失的（掉电后信息不存储），哪些

是非易失的？

RAM和ROM指的都是半导体存储器，

ROM在系统停止供电的时候依然可以保持数据，

而RAM通常都是在掉电之后就丢失数据，典型的RAM就是计算机的内存。 RAM 分为两类：静态SRAM，动态DRAM ROM分为三类：PROM、EPROM、ＥEPROM

36. 静态RAM和动态RAM存储信息的原理？

4

静态RAM是靠双稳态触发器来记忆信息的；动态RAM是靠MOS电路中的栅极电容来记忆信息的。

37. 动态RAM的刷新通常有三种方式：

① 集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 特点：存在一段停止读/写操作的死时间 适用于高速存储器

② 分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 特点：不存在停止读/写操作的死时间 但系统运行速度降低

③ 异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器刷新一遍。

38. 存储容量为64K×32位，则地址线有几根，数据线有几根？１６根地址线，３２根数

据线

39. 2K×16位，地址线有几根，数据线有几根？１１根地址线，１６根数据线 40. 16根地址线可寻址的范围是 ２＾１６ 。 41. 用什么衡量Cache的效率？命中率

42. 三种地址映射方式？全相联映射、直接相联映射和组相联映射。

缓存的地址映射中，若主存中的任一块只能固定映射到某一缓存块中，则称作直接相联 映射。缓存的地址映射中，若主存中的任一块可以映射到缓存的任意一块中，则称作 全相联映射。

43. 在 Cache-主存存储空间中，M表示主存的块数，C表示缓存块数，B为块长，则主存

的块数M与缓存的块数C的关系为 。Ｐ１１７ 44. CPU执行一段程序时，Cache完成存取的次数是3800次，访存次数为200次，则Cache/

主存系统的命中率为 。Ｐ１２２ 45. 假设Cache的工作速度是主存的5倍，且Cache被访问命中的概率为95%，则采用Cache

后，存储器性能提高了 倍。Ｐ１２２

46. 硬磁盘、ROM、软磁盘、RAM、光盘、EPROM中，哪些属于辅助存储器？硬磁盘、软磁

盘、光盘

一般在计算机系统内的存储元件可分为主储存器及辅助储存器. 前者再划分为随机取储存器(Random Access Memory, RAM)及只读储存器(Read Only Memory, ROM). 而后者就是指RAM及ROM以外的储存器, 如硬盘, 磁盘等. 47. 下列关于硬盘的说法错误的是 Ａ 。

A. 每个计算机主机有且只能有一块硬盘 B. 硬盘中的数据断电后不会丢失 C. 硬盘可以进行格式化处理

5

D. CPU不能够直接访问硬盘中的数据 注释：一个主机可以安装多块硬盘

48. I/O设备是指 输入/输出(Input /Output ,简称I/O)，指的是一切操作、程序或设备与计算机之间发生的数据 输入/输出设备模型 传输过程。 。

49. 一次中断处理的过程，可以归纳为五个阶段：

中断请求、中断判优、中断响应、中断服务和中断返回 50. 一般中断服务程序的流程分为四大部分？ 保护现场、中断服务、恢复现场和中断返回

51. CPU响应中断的时间是 一条指令结束 。 52. 总线周期的四个阶段？

申请分配阶段 寻址阶段 传数阶段 结束阶段

53. I/O设备与主机交换信息时，主要有三种方式，即：程序查询方式、？？ 程序中断方式和DMA方式

54. DMA的中文名称是什么？它有何特点？

DMA的英文拼写是“Direct Memory Access”，汉语的意思就是直接内存访问，是一种不经过CPU而直接从内存了存取数据的数据交换模式。 特点：CPU 与设备并行工作，传送与主程序并行工作

55. DMA工作时：CPU与设备并行工作，传送与主程序并行工作 56. 在DMA方式中，数据传送由 DMA硬件 控制。 57. DMA接口的功能？

58. 机器数中， 补码 机器数零的表示形式是唯一的。 59. 移码常用来表示浮点数的 阶码 部分；

60. 移码和补码比较，它们除 符号位 外，其他各位都相同。

61. 某机字长8位，采用补码形式，其中1位为符号位，则机器数能表示的范围是

-128~+127 。

6

62. 将十进制257转换为十六进制数为 101 。 63. 两个十六进制数79H和48H相加，结果是 。

64. 最大的8位无符号二进制整数转换成十进制数是 255 。

65. 设寄存器位数为8位，机器数采用补码形式（含1位符号位）。将十进制数-27存于

寄存器中，则寄存器内容为 E5H 。

66. 设机器数字长为8位，若A＝30（-30），则A的原码、反码、补码？ 67. 将+

30写成二进制为 。 12868. 二进制数0101001转换成十六进制数是 。

69. 已知[x]补=1.11001，则[x]原= ；[x]反= ；[x]移= ；

[-x] 补= 。

70. 无符号数的移位称为逻辑移位，逻辑移位的规则是：逻辑左移时，高位 移出 ，低位添 0 ；逻辑右移时，高位 移出 ，低位添 1

71. 在算术移位中，负数的补码移位规则是：左移，高位移丢，低位添 0 ，右移，低位移丢，高位添 1 。

72. 设机器数字长8位（含1位符号位），若机器数BAH为原码，则算术右移一位得

9DH 。

73. 不论是作加法还是减法，只有实际参加操作的两个数符号相同，结果与原操作数符号

不同 ，即为溢出。

74. 若在一个非“0”无符号二进制整数右边加两个“0”，形成一个新的数，则新数的值

是原数值的 四倍 。

75. 若在机器字长为8位的机器中，将一个非“0”无符号二进制整数右移两位，形成一

个新的数，则新数的值是原数值的 。

76. 某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小

数为

。若用定点小数表示，则最大正小数为 。若用定点

整数表示，则最小负整数为 。

77. 在原码一位乘中，结果的符号由两原码符号位 异或 运算结果决定。

78. 原码一位乘的运算规则是：（1）积符由两原码符号位异或运算结果决定；（2）乘积

的数据部分由两数 绝对值 相乘。

79. 恢复余数法的特点是：当余数为负时，需要加上 除数 ，将其恢复成原来的余数。

80. 在原码加减交替除法中，余数大于0，上商“1”，下一步做的运算是 。 81. 浮点数加减运算的步骤是？

7

82. 若浮点数的阶码和尾数都用（1、补码/2、原码）表示，则判断运算结果是否为规格

化数的方法是： 数符与尾数小数点后第1位数字相异 83. 浮点数加减法对阶原则是： 。

84. 在浮点机中 基数 是隐含的。

85. 一条计算机指令中，通常应该包含 操作码和操作数 。 86. 一条计算机指令中，规定其执行功能的部分称为 操作码 。 87. 指令寻址方式有哪些？数据寻址方式有哪些？ 指令寻址：1.顺序寻址方式 2.跳跃寻址方式 操作数寻址：1.隐含寻址 2.立即寻址3.直接寻址4.间接寻址5.寄存器寻址方式和寄 存器间接寻址方式6.相对寻址方式7.基址寻址方式8.变址寻址方式9.块寻址方式

88. CPU每取出并执行一条指令所需要的全部时间称为指令周期，一条指令周期可能包含

的子周期有 取指周期、间址周期、执行周期、中断周期 。

89. 有五级流水线，分别完成取指、译码、执行、访存、写寄存器五个阶段，假设完成各

个阶段时间为40、60、70、90、50微秒，则流水线的时钟周期应该取值为 90 。 计算：

1. 若主存1MB，Cache为16KB，按256B分块，请计算：

（1）块内地址是几位？Cache包含多少块？主存包含多少块？

（2）若Cache－主存层次采用直接映射方式，写出映射关系式，并说明主存的第300

块将映射到Cache的哪一个块中。

2. 一个组相联映射的Cache由64块组成，每组内包含4块。主存包含4096块，每个字

块为32字节，按字节编址。试问： （1）主存地址为几位？ （2）画出主存的地址格式。

8

（3）主存第128个字节所在主存块应装入到Cache的哪一组？

3. CPU执行一段程序时，Cache完成存取的次数为6000次，主存完成存取的次数为300

次。已知Cache存取周期tc为30ns，主存的存取周期tm为170ns。在当Cache不命中时才启动主存的状态下，分别求：

（1）Cache的命中率h。（保留4位小数） （2）平均访问时间ta。

（3）Cache－主存系统的访问效率e。（保留4位小数）

平均访问时间=Cache命中率× Cache存取周期+Cache失效率×主存存取周期

Cache命中率=3800/（3800+200）=0.95 Cache失效率=1－

0.95=0.05

50ns×0.95+250ns×0.05=60ns

4. 设若主存2MB，Cache为2KB，按128B分块。问：

9

（1）若Cache存取周期为30ns，主存存取周期为300ns，平均命中率为97%，求平均访

问时间。 （2）若Cache-主存层次采用全相联映射，则主存和Cache各分多少块？ 块内地址是多

少位？

（3）画出主存的地址格式。

5. 设浮点数的格式如下（阶码和尾数均为补码表示，基数为2）： Es E1~E3 Ms M1~M9 即：4位阶码（包括1位阶符）和10位尾数（包括1位数符）。 计算：（1）将-35/64转换为此种格式的浮点数。 （2）将15/128转换为此种格式的浮点数。 6. 将+

20写成二进制定点数、浮点数及在定点机和浮点机中的机器数形式。其中数值128部分均取10位，数符取1位，浮点数阶码取5位（含1位阶符）。

7. 已知x=0.01011，y=0.10011，用一般形式和变形补码计算x+y、x-y，同时指出结果

是否溢出。

8. 原码一位乘求x*y。（x = －0.1110，y = 0.1101）

9. 用Booth乘法（补码一位乘）求（-6）×8。（设在机器中，数据表示为一位符号位

和四位数值位，部分积用双符号位表示。要求写出每一步运算过程及运算结果） 10. 设 x = 0.1001，y = -0.1111，用原码/补码加减交替除法求x÷y。（要求写出每一

步运算过程及运算结果） 分析：

1. 某机器字长为8位，试用以下所给芯片设计一个容量为10KB的存储器。其中RAM为

高8KB，ROM为低2KB，选用的RAM芯片类型为4K×8位，ROM芯片类型为2K×4位，最低地址为0。请计算：

（1）该存储器中，RAM和ROM的地址范围分别是多少？

（2）每种芯片各需要多少片？并说明各自采用的扩展方式。

（3）4K×8位RAM的数据线和地址线各为多少根？2K×4位ROM的数据线和地址线各为

多少根？

10

2. 设CPU共有16根地址线，8根数据线，并用MREQ（低

电平有效）作为访存控制信号，R/W作读/写命令信号（高电平为读，低电平为写）。现有存储芯片：ROM（2K×8位，4K×8位，8K×8位），RAM（1K×4位，4K×8位，8K×8位）及74138译码器和其他门电路（门电路自定）。 试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。要求如下：

（1） 主存地址空间分配：6000H～67FFH为系统程序区，

6800H～6BFFH为用户程序区。 （2） 合理选用上述存储芯片并说明各选几片。 （3） 画出存储芯片的片选逻辑图。

3. 设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作为访存控制信号，

R/W作读/写命令信号（高电平为读，低电平为写）。现有存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位）及74138译码器和其他门电路（门电路自定）。

试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。要求如下： （1） 最小4K地址为系统程序区，1000H～3FFFH地址范围为用户程序区。 （2） 指出选用的存储芯片类型及数量，并给出各芯片的地址分配情况。 （3） 详细画出CPU和存储器连接逻辑图。

11

4. 已知地址总线A15~A0（低），双向数据总线D7~D0（低），读/写信号线R/W。用ROM

芯片（4K×4位/片）和RAM芯片（2K×8位/片）组成一个半导体存储器，按字节编址。其中ROM区地址从0000H~0FFFH，RAM区地址从1000H~27FFH。问： （1）组成该存储器需要多少块ROM芯片和多少块RAM芯片？分别用什么样的扩展方式？ （2）各芯片需要连接几根地址线？分别是哪几根？

（3）哪几根分配给片选信号线？并写出片选信号的逻辑式。

5. 某存储器容量为9KB，其中ROM区4KB，用EPROM芯片（4K×2位/片）组成；RAM区

5KB，用SRAM芯片（4K×8位/片和1K×8位/片）组成。地址总线A13~A0（低位）。问：

（1）根据存储器容量，EPROM芯片和SRAM芯片各需多少片？ （2）EPROM芯片和SRAM芯片各连入哪几根地址线？

（3）需要设置几个片选信号，各用于哪几个芯片的选择。

12

本文来源：https://www.bwwdw.com/article/wsvf.html