第5章 时序逻辑电路 答案

自我检测题答案 一、选择题

1．A 2．D 3．C 4．D 5．B 6．A 7．B 8．B 9．B 10．D 11．D 12．A 13．B 14．A 15．A 16．C 17．D 18．C 19．D 20．B 二、判断题

1.√ 2.√ 3.√ 4.√ 5.× 6.× 7.√ 8.× 9.× 10.× 11.√ 12.× 13.× 14.√

三、填空

１．移位，数码；２．组合逻辑电路 ，时序逻辑电路；３．4；４．同步，异步；

５． 基本 ，移位 ，4 ； 6. 4； 7. 异步，无关 ； 8. 1 ，上边沿；9. 8 ； 10. 6 ， n ； 11. 16 ； 12. 7 ，3 ，16；13. 相同；14. 相同， 不同；15. 4进制加法计数器 ， 4进制减法计数器；16. n， 1 ， Jn-1=Kn-1= Qo·Q1…Qn-2；17. 三 ；18. 同步 ，十六 ，低电平 ， 异步 ， 低电平， 同步；19. 无关，有关；20.同步， 二——十 ， 低电平 ，异步；21. 256；22. 256 ， 00111000

习题答案

[题5.1] 分析图P5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

第五章

图P5.1

[解]

n?1nnnnnnJ?K?QQ?QQ?QQ?Q?Q13， 状态方程：1313131； 驱动方程：1n?1nnJ2?K2?Q1， Q2?Q1nQ2n?Q1nQ2?Q2?Q1n；

n?1nnJ3?Q1Q2，K3?Q3， Q3?Q3nQ2Q1；

输出方程：Y?Q3

由状态方程可得状态转换表，如表5.1所示；由状态转换表可得状态转换图，如图A5.1所示。电路可以自启动。

表5.1 n?1n?1n?1n?1n?1n?1nnnnnnQ2Q1 Y Q3Q2Q1 Y Q3Q2Q1 Q3Q2Q1 Q3000000110 1 0 1 0001011010100 0 0 0 111100110 1 0 1 0000011001011 1 1 1 图A5.1

电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。

[题5.2] 试分析图P5.2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入逻辑变量。

图P5.2

[解]

驱动方程：D1?AQ2， D2?AQ1Q2

n?1nn?1nnnnQ?AQQ?AQQ?A(Q?Q121221) 状态方程：， 2输出方程：Y?AQ1Q2 表5.2

由状态方程可得状态转换表，如表5.2所示；由状态转换表可得状态转换图，如图A5.2所示。 nnn?1n?1AQQQQ1Y 212 电路的逻辑功能是：判断A是否连续输入四个和四个以上“1”

信号，是则Y=1，否则Y=0。 000 010 000111101101101 0 1 0 1 0 1 110110001010100 0 1 1 0 0 0 图A5.2

[题5.3] 试分析图P5.3时序电路的逻辑功能，写出电路的

驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。

图P5.3

[解]

J1?Q2Q3，K1?1； J2?Q1，K2?Q1Q3； J3?Q1Q2，K3?Q2

n?1n?1?Q1Q2+Q1Q3Q2； Q3?Q1Q2Q3?Q2Q3 Q1n?1?Q2Q3·Q1； Q2Y = Q2Q3

电路的状态转换图如图A5.3所示，电路能够自启动。

图A5.3

[题5.4] 分析图P5.4给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A为输入变量。

图P5.4

[解]

J1?K1?1，代入到特性方程Q1n?1?J1Q1n?K1Q1n，得：Q1n?1?Q1n；

n?1nn?1nnJ2?K2?A?Q1，代入到特性方程Q2?J2Q2n?K2Q2Q?A?Q?Q12；，得：2

由状态方程可得其状态转换表，如表5.4所示，状态转换图如图A5.4所示。

表5.4

nnn?1n?1AQ2Q1 Q2Q1Y

000 011 001 100 010 110

011 000 100 110 111 101

110 010 其功能为：当A=0时，电路作2位二进制加计数；当A=1时，

101 000 电路作2位二进制减计数。

[题5.5] 分析图P5.5时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

Y?A Q1Q2 AQ1Q2?A Q2Q1?AQ2Q1

图P5.5

[解] 驱动方程：

J0?K0?1， J1?Q0Q2Q3，K1?Q0,

J2?Q0Q3n，K2?Q0Q1， J3?Q0Q1Q2， K3?Q0

代入特性方程得状态方程：

n?1nQ0?J0Q0n?K0Q0?Q0n

nnnnQ1n?1?J1Q1n?K1Q1n?Q2Q1nQ0n?Q3Q1nQ0n?Q1nQ0 n?1nnnnnnQ2?J2Q2n?K2Q2?Q3Q2nQ0n?Q2Q1?Q2Q0 n?1nnnQ3?J3Q3n?K3Q3?Q3nQ2nQ1nQ0n?Q3Q0

输出方程： Y?Q3Q2Q1Q0

状态转换表如表5.5所示。 表5.5 n?1n?1n?1n?1nnnnnnnnQQQQ YQQQQQQ2Q1Q0 321032103

0000 10011 0010

1001 10000 0001

1000 01110 1010 0111 01100 1011

0110 01010 1100

0101 01000 1101

0100 00110 1110

0011 00100 1111

状态转换图如图A5.5所示。

n?1n?1n?1n?1Q3Q2Q1Q0 Y 000101010010011100011001101010100 0 0 0 0 0 0 0

由以上分析知，图P5.5所示电路为同步十进制减法计数器，能够自启动。

[题5.6] 试画出用2片74LS194组成8位双向移位寄存器的逻辑图。 [解] 如图A5.6所示。

[题5.7] 在图P5.7电路中,若两个移位寄存器中的原始数据分别为A3A2A1A0=1001，B3B2B1B0=0011，试问经过4个CP信号作用以后两个寄存器中的数据如何？这个电路完成什么功能?

[解] 两组移位寄存器，每来一个CP，各位数据均向右移一位。全加器的和返送到A寄存器的左端输入。全加器的进位输出CO经一个CP 的延迟反送到全加器的进位输入端CI。在CP作用下，各点数据如表P5.7所示。

4个CP信号作用后，A3A2A1A0=1100，B3B2B1B0=0000，电路为四位串行加法器。

4个CP信号作用后，B寄存器清零，A寄存器数据为串行相加结果，而向高位的进位由CO给出。

表P5.7

CP A3A2A1A0 B3B2B1B0 CI S C0

0 1001 0011 0 0 1

1 0100 0001 1 0 1 2 0010 0000 1 1 0

3 1001 0000 0 1 0

4 1100 0000 0 0 0

[题5.8] 分析图P5.8的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表5.3.4。

[解] 图P5.8电路为七进制计数器。计数顺序是3－9循环。

[题5.9] 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表5.3.4所示。

[解] 这是一个十进制计数器。计数顺序是0－9循环。

[题5.10] 试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。可以附加必要的门电路。74LS161的功能表见表P5.10。

表P5.10 74LS161、74 LS160功能表 输 入 输 出 D3D2D1D0 ×××× D C B A ×××× ×××× Q3Q2Q1Q0 0 0 0 0 D C B A 保持 保持 说 明 高位在左 强迫清除 置数在CP↑完成 不影响OC输出 ET=0 ， OC=0 RD 0 1 1 1 EP × × 0 × ET × × × 0 LD × 0 1 1 CP × ↑ × × 1 1 1 1 ↑ ×××× 计数 注：(1)只有当CP=1时，EP、ET才允许改变状态 (2)Oc为进位输出，平时为0，当Q3Q2Q1Q0=1111时，Oc=1

（74 LS160是当Q3Q2Q1Q0=1001时，Oc=1）

[解] 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均为十三进制加法计数器。如图A5.10(a)、(b)所示。

[题5.11] 试分析图P5.11的计数器在M=1和M=0时各为几进制。74LS160的功能表同上题。

[解] M=1时为六进制计数器，M=0时为八进制计数器。

[题5.12] 图P5.12电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。74LS161的功能表见题5.10。

[解] A=1时为十二进制计数器，A=0时为十进制计数器。

[题5.13] 设计一个可控制进制的计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数输入端和进位输出端。

[解] 见图A5.13。

[题5.14] 分析图P5.14给出的计数器电路，画出电路的状态转换图，说明这是几进制计数器，74LS290的功能表如表P5.14所示。

表P5.14 74LS290功能表

输 入 R01 1 1 × ×× 0 0 R02 1 1 × 0 0 ×× S91 0 × 1 × 0 × 0 S92 × 0 1 0 × 0 × Q3 0 0 1 输 出 Q2 0 0 0 Q1 0 0 0 Q0 0 0 1 计 数 计 数 计 数 计 数

[解] 图P5-14所示为七进制计数器。状态转换图如图A5.14所示。

注：将Q0与CP1连接,从CP0 送CP为8421码；将Q3与CP0连接,从CP1送CP为5421码

[题5.15] 试分析图P5.15计数器电路的分频比(即Y与CP的频率之比)。74LS161的功能表见题5.10。

[解] 利用与上题同样的分析方法，可得74LS161(1)和74LS161(2)的状态转换图如图A5.15(a)、(b)所示。可见， 74LS 161(1)为七进制计数器，且每当电路状态由1001~1111时，给74LS 161(2)一个计数脉冲。74LS 161(2)为九进制计数器，计数状态由0111~1111循环。整个电路为63进制计数器，分频比为1:63。

[题5.16] 图P5.16电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。74160的功能表见题5.10。

[解] 第（1）片74160接成十进制计数器，第（2）片74160接成了三进制计数器。第（1）片到第（2）片之间为十进制，两片中串联组成71~90的二十进制计数器。

[题5.17] 分析图P5.17给出的电路，说明这是多少进制的计数器，两片之间多少进制。74LS161的功能表见题5.10。

[解] 在出现LD?0信号以前，两片74LS161均按十六进制计数。即第（1）片到第（2）片之间为十六进制。当第（1）片计为2，第（2）片计为5时产生LD?0信号，总的进制为5×16＋2＋1＝83。故为八十三进制计数器。计数范围0000000~1010010（83进）。

[题5.18] 用同步十进制计数芯片74160设计一个三百六十五进制的计数器。要求各位间为十进制关系，允许附加必要的门电路。74160的功能表见题5.10表P5.10（即与74LS161相同，仅进制不同，当Q3Q2Q1Q0=1001时，OC=1，其他情况OC=0）。

[解] 可用多种方法实现，这里给出其中之一，如图A5.18所示。

当计数到364(即0011，0110，0100)时，LD?0，再来CP脉冲时计数器全部置入“0”。

[题5.19] 试用两片异步二~五~十进制计数器74LS90组成二十四进制计数器，74LS90的功能表与表P5.14相同。

[解] 如图A5.19所示。

[题5.20] 图P5.20所示电路是用二-十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低电平时，由Y端输出的脉冲频率各为多少。已知CP端输入脉冲的频率为10kHz。优先编码器74LS147的功能表见表P5.20。74160的功能表与题5.10中表P5.10相同。

表P5.20 74LS147的功能表

输 入 输 出 I1 I2 I3 I4 I5 I6 I7 I8 I9 1××××××××01×××××××0111111××××××××××××××0×××01××011×01110111111111111111×011111111 0 1 1 1 1 1 1 1 1 Y3 Y2 Y1 Y0 1001111111111000011111100110011 0 1 0 1 0 1 0 1 0

[解] 74160为同步置数,根据图P5.20，当74160的进位OC=1且再来CP时，

Q3n+1Q2n+1Q1n+1Q0n+1=Y3Y2Y1Y0

如A=0时，Y3Y2Y1Y0=0001，当OC=1，再来CP时， Q3n+1Q2n+1Q1n+1Q0n+1=0001（状态转换图如图A5.20所示），因此Y的频率fy是时钟CP频率fcp的1/9，用此方法分析可得表5.20。

表5.20

A B 1/8 C 1/7 D 1/6 E 1/5 2 F 1/4 G 1/3 H 1/2 5 I 0 0 接低电平的输入端 f Y = kHz 分频比（fY / fCP） 1/9 1.11 1.25 1.43 1.67 2.5 3.33

本文来源：https://www.bwwdw.com/article/wss7.html