计算机组成原理考试1

更新时间:2023-11-15 22:54:01 阅读量: 教育文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

一.选择题(每小题1分,共10分)

1.某寄存器中的值有时是地址,因此只有计算机的______才能识别它。 A 译码器 B 判断程序 C 指令 D 时序信号

2.用16位字长(其中1位符号位)表示定点整数时,所能表示的数值范围是______。 A [ 0,216 – 1 ] B [ 0,215 – 1 ] C [ 0,214 – 1 ] D [0,215 ]

3.在定点运算器中,无论采用双符号位还是单符号位,必须有______,它一般用______来 实现。

A 译码电路, 与非门 ; B 编码电路, 或非门 ; C 溢出判断电路 ,异或门 ; D 移位电路, 与或非门 ;

4.某SRAM芯片,其容量为512×8位,包括电源端和接地端,该芯片引出线的最小数目 应为______。

A 23 B 25 C 50 D 19

5.以下四种类型的半导体存储器中,以传输同样多的字为比较条件,则读出数据传输率最 高的是______。

A DRAM B SRAM C 闪速存储器 D EPROM

6.指令的寻址方式有顺序和跳跃两种方式,采用跳跃寻址方式,可以实现______。 A 堆栈寻址 ;

B 程序的条件转移 ; C 程序的无条件转移 ;

D 程序的条件转移或无条件转移 ;

7.异步控制常用于______作为其主要控制方式。

A 在单总线结构计算机中访问主存与外围设备时 ; B 微型机的CPU中 ; C 硬布线控制器中 ; D 微程序控制器中 ;

8.多总线结构的计算机系统,采用______方法,对提高系统的吞吐率最有效。 A 多端口存贮器 ; B 提高主存的速度 ;

C 交叉编址多模块存贮器 ; D 高速缓冲存贮器 ;

9.磁盘驱动器向盘片磁层记录数据时采用______方式写入。

A 并行 B 串行 C 并行—串行 D 串行—并行 10.IEEE1394所以能实现数据传送的实时性,是因为______。 A 除异步传送外,还提供等步传送方式 ; B 提高了时钟频率 ;

C 除优先权仲裁外,还提供均等仲裁,紧急仲裁两种总线仲裁方式 ;

二.填空题(每小题3分,共15分)

1. RISC CPU是克服CISC机器缺点的基础上发展起来的,它具有的三个基本要素是:(1)

1

一个有限的A.______;(2) CPU配备大量的B.______;(3) 强调C.______的优化。 2. 总线仲裁部件通过采用A.______策略或B.______策略,选择其中一个主设备作为总线的

下一次主方,接管C.______。

3.重写型光盘分A.______和B.______两种,用户可对这类光盘进行C.______信息。 4.多个用户公享主存时,系统应提供A.______。通常采用的方法是B.______保护和C.______ 保护,并用硬件来实现。

5.在计算机系统中,多个系统部件之间信息传送的公共通路称为A.______。就其所传送 信息的性质而言,在公共通路上传送的信息包括数据、B.______、C.______信息。

三.(9分)设[x]补=x0.x1x2…xn,求证:

0, 1> x ≥ 0 [x]补=2x0+x,其中x0=

1 , 0 > x > -1

四.(9分)如图B8.1表示用快表(页表)的虚实地址转换条件,快表放在相联存贮

器中,其容量为8个存贮单元,问:

(1)当CPU按虚地址1去访问主存时主存的实地址码是多少? (2)当CPU按虚地址2去访问主存时主存的实地址码是多少?

(3)当CPU按虚地址3去访问主存时主存的实地址码是多少?

页号 该页在主存中的起始地址 虚拟地址 页号 页内地址 33 42000 1 15 0324 25 38000

7 96000 2 6 60000 7 0128

4 40000

3

48 0516 15 80000 5 50000 30 70000

图B8.1

五.

某微机的指令格式如下所示:

15 10 9 8 7 0 操作码 X D D: 位移量 X:寻址特征位

2

X=00:直接寻址;

X=01:用变址寄存器X1进行变址; X=10:用变址寄存器X2进行变址; X=11:相对寻址

设(PC)=1234 H,( X1)=0037H,( X2)=1122H(H代表十六进制数),请确定下列指令的有效地址。

①4420H ②2244H ③1322H ④3521H ⑤6723H

六.

(10分)图B8.2给出了微程序控制的部分微指令序列,图中每一框代表一条微指

令。分支点a由指令寄存器IR5 ,IR6两位决定,分支点b由条件码标志c决定。现采用断定方式实现微程序的程序控制,已知微地址寄存器长度为8位,要求: (1)设计实现该微指令序列的微指令字顺序控制字段的格式。 (2)画出微地址转移逻辑图。

图B8.2

七.

(9分)某磁盘存贮器转速为3000转 / 分,共有4个记录面,每毫米5道,每道

记录信息为12288字节,最小磁道直径为230mm,共有275道。问: (1)磁盘存贮器的容量是多少?

(2)最高位密度与最低位密度是多少? (3)磁盘数据传输率是多少? (4)平均等待时间是多少?

(5)给出一个磁盘地址格式方案。

八. 九. 十.

(9分)画出程序中断方式基本接口示意图,简要说明IM, IR ,EI , RD, BS五个触

发器的作用。

(10分)。 (9分)。

本科生期末试卷八答案

3

一. 选择题

1 C 2 B 3 C 4 D 5 C 6 D 7 A 8 A 9 B 10 C

二. 填空题

1.A.简单指令系统 B.通用寄存器 C.指令流水线 2.A.优先级 B.公平 C.总线控制权

3.A.磁光盘 B.相变盘 C.随机写入、擦除或重写 4.A.存储保护 B.存储区域 C.访问方式 5.A.总线 B.地址 C.控制

三. 证明:当1 > x ≥0时,即x为正小数,则 1 > [ x ]补 = x ≥0 因为正数的补码等于正数本身,所以 1 > x 0.x1x2?xn ≥0 , x0 = 0

当1 > x > - 1时,即x为负小数,根据补码定义有: 2 > [ x ]补 = 2 + x > 1 (mod2) 即 2 > x0.x1x2?xn > 1 ,xn= 1 所以 正数: 符号位 x0 = 0 负数: 符号位 x0 = 1{

若 1 > x≥0 , x0 = 0,则 [ x ]补 = 2 x0 + x = x 若 - 1 < x < 0, x0 = 1,则 [ x ]补 = 2 x0 + x = 2 + x 0, 1> x ≥ 0 所以有 [ x ]补 = 2 x0 + x ,x0 =

1 , 0 > x > -1 四. 解:(1)用虚拟地址为1的页号15作为快表检索项,查得页号为15的页在主存中 的起始地址为80000,故将80000与虚拟地址中的页内地址码0324相加, 求得主存实地址码为80324。

(2) 主存实地址码 = 96000 + 0128 = 96128 (3) 虚拟地址3的页号为48,当用48作检索项在快表中检索时,没有检索到页号

为48的页面,此时操作系统暂停用户作业程序的执行,转去执行查页表程序。如该页面在主存中,则将该页号及该页在主存中的起始地址写入主存;如该页面不存在,则操作系统要将该页面从外存调入主存,然后将页号及其在主存中的起始地址写入快表。

五. 解:

1)X=00 , D=20H ,有效地址E=20H

2) X=10 , D=44H ,有效地址E=1122H+44H=1166H 3) X=11 , D=22H ,有效地址E=1234H+22H=1256H 4) X=01 , D=21H ,有效地址E=0037H+21H=0058H 5)X=11 , D=23H ,有效地址 E=1234H+23H=1257H 六. 解:(1)已知微地址寄存器长度为8位,故推知控存容量为256单元。所给条件中微程序有两处分支转移。如不考虑他分支转移,则需要判别测试位P1 ,P2(直接控制),故顺

4

序控制字段共10位,其格式如下,AI表示微地址寄存器: P1 P2 A1,A2 ? A8 判别字段 下地址字段

(2)转移逻辑表达式如下:

A8 = P1·IR6·T4 A7 = P1·IR5·T4 A6 = P2·C0·T4

其中T4为节拍脉冲信号。在P1条件下,当IR6 = 1时,T4脉冲到来时微地址寄存器的第8位A8将置“1”,从而将该位由“0”修改为“1”。如果IR6 = 0,则A8的“0”状态保持不变,A7,A6 的修改也类似。

根据转移逻辑表达式,很容易画出转移逻辑电路图,可用触发器强制端实现。

图B8.3 七. 解:

(1)每道记录信息容量 = 12288字节

每个记录面信息容量 = 275×12288字节

共有4个记录面,所以磁盘存储器总容量为 : 4 ×275×12288字节 = 13516800字节 (2)最高位密度D1按最小磁道半径R1计算(R1 = 115mm): D1 = 12288字节 / 2πR1 = 17字节 / mm 最低位密度D2按最大磁道半径R2计算:

R2 = R1 + (275 ÷ 5) = 115 + 55 = 170mm D2 = 12288字节 / 2πR2 = 11.5 字节 / mm (3) 磁盘传输率 C = r · N

r = 3000 / 60 = 50 周 / 秒 N = 12288字节(信道信息容量)

C = r · N = 50 × 12288 = 614400字节 / 秒 (4)平均等待时间 = 1/2r = 1 / (2×50) = 10毫秒

(5)磁盘存贮器假定只有一台,所以可不考虑台号地址。有4个记录面,每个记录面有275

5

个磁道。假定每个扇区记录1024个字节,则需要12288 ÷1024字节 = 12个扇区。由此可得如下地址格式:

14 6 5 4 3 0 柱面(磁道)号 盘面(磁头)号 扇区号 图 B 8.4 八. 解: 五个触发器的作用: 中断屏蔽触发器(Im):CPU是否受理中断或批准中断的标志。Im标志为“0”时,CPU 可 受理外界中断请求。 中断请求触发器(IR):暂存中断请求线上由设备发出的中断请求信号,IR标志为“1”时, 表示设备发出了中断请求。 允许中断触发器(EI):用程序指令来置位,控制是否允许某设备发出中断请求。IE为“1” 时,某设备可以向CPU发出请求。 准备就绪的标志(RD):一旦设备做好一次数据的接收或发送,便发出一个设备动作完毕

信号,使RS标志为“1”。

工作触发器(BS):设备“忙”的标志。BS=1,表示启动设备工作。

图B8.3

九. 十.

十一.

6

本文来源:https://www.bwwdw.com/article/wriv.html

Top