通信原理实验讲义

通信原理实验指导书

物理与电子信息学院电子技术实验室编

2009年9月

通信原理实验指导书 目录

目 录

目 录............................................................................................................................ I 实验一 数字基带信号................................................................................................ 1 实验二 数字调制.................................................................................................... 11 实验三 模拟锁相环与载波同步.............................................................................. 16 实验四 数字解调.................................................................................................... 23 实验五 数字锁相环与位同步.................................................................................. 29 实验六 帧同步........................................................................................................ 37 实验七 时分复用数字基带通信系统...................................................................... 42 实验八 时分复用2DPSK 、2FSK通信系统 ...................................................... 48 实验九 PCM编译码 ................................................................................................ 50 附录.............................................................................................................................. 59 参考文献...................................................................................................................... 76

I

通信原理实验指导书 实验一 数字基带信号

实验一 数字基带信号

一、实验目的

l 、了解单极性码、双极性码、归零码、不归零码等基带信号波形特点。 2 、掌握 AMI 、 HDB3 码的编码规则。

3 、掌握从 HDB3 码信号中提取位同步信号的方法。 4 、掌握集中插入帧同步码时分复用信号的帧结构特点。 5 、了解 HDB3 ( AMI）编译码集成电路 CD22103 。

二、实验内容

1﹑用示波器观察单极性非归零码（ NRZ ）、传号交替反转码（AMI ）、三阶高密度双 ( HDB3、）、整流后的 AMI 码及整流后的 HDB码。

2﹑用示波器观察从 HDB3 码中和从AMI 码中提取位同步信号的电路中有关波形。

3﹑用示波器观察 HDB3 ， AMI 译码输出波形。

三、基本原理

本实验使用数字信源模块和HDB3 编译码模块。 1 、数字信源

本模块是整个实验系统的发终端，其原理方框图如图 l—1 所示。本单元产生入 NRZ 信号，信号码速率约为 170 . 5KB ，帧结构如图 l—2 所示。帧长为 24 位，其中首位无定义．第 2 位到第 8 位是帧同步码（7位巴克码111 0010 ) ，另外 16 位为 2 路数据信号，每位 8位。此NRZ信号为集中插入帧同步时分复用信号，实验电路中数据码用红色发光二极管指示，帧同步码及无定义位用绿色发光二极管指示。发光二极管亮状态表示1码，熄状态表示0码。 本模块有以下测试点及输入输出点：

· ＋5 十5V 电源输入点（2个） · CLK 晶振信号测试点

· BS 一 OUT 信源位同步信号输出点／测试点（2个） · FS 信源帧同步信号输出点／测试点 · NRZ 一 OUT NRZ 信号输出点／测试点（4个）

图 l—3 为数字信源模块的电原理图。图 1—l 中各单元与图1—3中的元器

1

通信原理实验指导书 实验一 数字基带信号

件对应关系如下：

· 晶振 CRY ：晶体： Ul ：反相器 7404

· 分频器 UZ ：计数器 74161 ; U3 ：计数器 74193 ; U4 ：计数器 40160 ·并行码产生器 Kl 、KZ 、K3 ；8 位手动开关，从左到右依次与帧同步码

数据 l 、数据 2 相对应；发光二极管：左起分别与一帧中的 24 位代码相对应

·八选一 U5 、U6 、U7 ：8 位数据选择器 4512 ·三选一 U8 ：8 位数据选择器 4512 ·倒相器 U2O ：非门 74HCO4 ·抽样 U9： D触发器 74HC74

图1-1 数字信源方框图

图

1-2 帧结构

下面对分频器，八选一及三选一等单元作进一步说明。 ( l ) 分频器

74161 进行 13 分频，输出信号频率为341kHZ。74161 是一个4位二进 制加计数器，预置在3状态。

74193完成?2 、? 4 、?8 、?16 运算，输出BS 、S1、S2 、S3 等4个信号。 BS 为位同步信号，频率为 170 .5kHz 。 S1 、S2 、S3 为 3 个选通信号，频率分别为 BS 信号频率的 l / 2 、 l / 4 和 l / 8 。 74193 是一个 4 位

2

通信原理实验指导书 实验一 数字基带信号

二进制加／减计数器，当CPD= PL = l ，MR= 0 时，可在 Q 0、Q 1、Q 2及 Q3 端分别输出上述 4个信号。

40160 是一个二一十进制加计数器，预置在7状态，完成?3运算，在Q0

各Q1端分别输出选通信号S4、S5，这两个信号的频率相等、等于S3信号频率的 1 / 3 。

分频器输出的 S1 、S2 、S3 、S4 、S5 等5个信号的波形如图 l—4 ( a )和 l—4 ( b )所示。

( 2 ) 八选一

采用 8 路数据选择器 4512 ，它内含了 8 路传输数据开关、地址译码器和三态驱动器，其真值表如表1-1所示． U5 、U6 和U7的地址信号输入端A、 B、C并连在一起并分别接 Sl 、S2、 S3信号，它们的 8 个数据信号输入端 x0 —x7 分别 Kl 、K2 、K3 输出的 8 个并行信号连接。由表 1—l 可以分析出 U5 、U6 、U7 输出信号都是码速率为 170 .5KB 、以 8 位为周期的串行信号。

( 3 ) 三选一

三选一电路原理同八选一电路原理 。 S4 、S5 信号分别输入到 U8 的地址端 A 和 B ，U5 、 U6 、U7 输出的 3 路串行信号分别输入到 U8 的数据端 x3 、x0 、xl ， U8 的输出端即是一个码速率为170 .5KB 的2路时分复用信号，此信号为单极性不归零信号（NRZ）。

图 1-3 数字信源电路原理图

3

通信原理实验指导书 实验一 数字基带信号

图1-4 分频器输出信号波形

( 4 ) 倒相与抽样

图 l-1 中的NRZ信号的脉冲上升沿或下降沿比 BS 信号的下降沿稍有点迟后。在实验二的数字调制单元中，有一个将绝对码变为相对码的电路，要求输入的绝对码信号的上升沿及下降沿与输入的位同步信号的上升沿对齐，而这两个信号由教字信源提供。倒相与抽样电路就是为了满足这一要求而设计的，它们使 NRZ—OUT 及 BS－OUT 信号满足码变换电路的要求。

FS 信号可用作示波器的外同步信号，以便观察 ZDPSK 等信号。

FS 信号、 NRZ—OUT 信号之间的相位关系如图 1—5 所示，图中 NRZ —OUT 的无定义位为0，帧同步码为 1110010 ，数据1为 11110000 ，数据2 为 00001111 。 FS 信号的低电平、高电平分别为 4 位和 8 位数字信号时间，其上升沿比 NRZ—OUT 码第一位起始时间超前一个码元。

4

通信原理实验指导书 实验一 数字基带信号

图1—5 FS﹑NRZ—OUT波形 2 . HDB3编译码 原理框图、电原理图分别如图 l—6 和图 l—7 所示。本单元有以下测试点及输出点：

·—12V -12V电源输入点 （2个）， ·十5V +5V电源输入点 · NRZ 译码器输出信号

· BS—R 锁相环输出的位同步信号 ·（AMI）HDB3 编码器输出信号

·BPF 带通滤波器输出信号 ·（AMI）HDB3 — D ( AMI ) HDB3 整流输出信号

应说明的是，本单元并不直接使用-12V 电源，-12V 电源经三端稳压器7905变换为-5V 电压供有关电路使用。

图 1 -6 HDB3 编译码方框图

本模块上的开关 K4 用于选择码型，K4位于左边（A端）选择AMI 码，位于右边（ H 端）选择HDB3码．

图 1—6 中各单元与图 1—7 各单元器件的对应关系如下：

· HBD3 编译码器 Ul0 : HDB3 编译码集成电路 CD22103A · 单／双极性变换器 Ul l ：模拟开关 · 4052双／单极性变换器 U12 ：非门 74HC04 · 相加器 U17 ：或门 74LS32

· 带通 U13 、 U14 ：运放 UA741 · 限幅放矢器，锁相环 U15运放 LM318

· 锁相环 U16 ：集成锁相环 CD4046

5

通信原理实验指导书 实验一 数字基带信号

图 l-7 HDB3 编译码电路图

图1-7 HDB3编译码电路图 下面简单介绍 AMI 、 HDB3码编码规律。

AMI 码的编码规律是：信息代码 1 变为带有符号的 1 码即+ 1 或-1，1 的符号交替反转；信息代码0的为0码．AMI 码对应的波形是占空比为0.5的双极性归零码，即脉冲宽度 ?与码元宽度（码元周期、码元间隔）TS的关系是：

?=0.5TS。

HDB3码的编码规律是：4个连0信息码用取代节 000V 或B00V 代替，当两个相邻 V 码中间有奇数个信息 l 码时取代节为 000V ．有偶数个信息 1 码（包括 0个信息1 码）时取代节为 B00V ，其它的信息0码仍为0码：信息码的 1 码变为带有符号的 l 码即+1 或—1 ：HDB3 码中 1 、B 的符号符合交替反转原则，而 V 的符号破坏这种符号交替反转原则，但相邻V 码的符号又是交替反转的：HDB3码是占空比为 0 .5 的双极性归零码。

设信息码为0000 0110 0001 0000 0，则NRZ码、 AMI码，HDB3码如图 l -8 所示。

分析表明，AMI码及HDB3，码的功率谱如图 1-9 所示，它不含有离散谱fs成份(fs= l / Ts ，等于位同步信号频率）．在通信的终端需将它们译码为 NRZ 码才能送给数字终端机或数模转换电路。在做译码时必须提供位同步信号。工程上，一般将胡AMI 或HDB3码数字信号进行整流处理，得到占空比为0.5的单极性归零码（ Rz |?= 0 .5 Ts）。这种信号的功率谱也在图 1 - 9 中给出。由于整流后的 AMI 、HDB3 码中含有离散谱fs，故可用一个窄带滤波器得到频率为fs的正弦波，整形处理后即可得到位同步信号。

6

通信原理实验指导书 实验一 数字基带信号

图 1-8 NRZ 、 AMI 、HDB3关系图

图 1 - 9 AMI﹑HDB3﹑Rz |?= 0 . 5 Ts关系图

本单元用 CD22103 集成电路进行AMI或HDB3 编译码．当它的第 3 脚（ HDB3／AMI）接巧+5V时为 HDB3 编译码器，接地时为脚 1 编译码器．编码时，需输入 NRZ 码及位同步信号，它们来自数字信源单元，己在电路板上连好。 CD22103 编码输出两路并行信号 + H—OUT 和—H—OUT ，它们都是半占空比的正脉冲信号，分别与 AMI 或 HDB3 码的正极性信号及负极性信号相对应。这两路信号经单／双极性变换后得到 AMI 码或HDB3。

双/单极性变换及相加器构成一个整流器．整流后的（AMI）HDB3—D 信号含有位同步信号频率离散谱。由于位同步频率比较低，很难将有源带通滤波器的带宽做得很窄，它输出的信号 BPF 是一个幅度和周期都不恒定的正弦信号。对此信号进行限幅放大处理后得到幅度恒定、周期变化的脉冲信号，但仍不能将此信号作为译码器的位同步信号，需作进一步处理。当锁相环的自然谐振频率足够小时，对输入的电压信号可等效为窄带带通滤波器（关于锁相环的基本原理将在实验三中介绍）．本单元中采用电荷泵锁相环构成一个 Q 值约为 35 的的窄带带通滤波器，它输出一个符合译码器要求的位同步信号 BS—R。

译码时，需将AMI或HDB3码变换成两路单极性信号分别送到 CD22103 的第11、第13脚，此任务由双／单变换电路来完成。

当信息代码连0个数太多时，从AMI 码中较难于提取稳定的位同步信号，而HDB3中连 0个数最多为 3 ，这对提取高质量的位同信号是有利的。这也是 HDB3码优AMI 码之处。HDB3码及经过随机化处理的AMI 码常被用在 PCM 、、二次群的接口设备中。

7

通信原理实验指导书 实验一 数字基带信号

在实用的HDB3编译码电路中，发端的单／双极性变换器一般由变压器完成：收端的双／单极性变换电路一般由变压器、自动门限控制和整流电路完成，本实验目的是掌握 HDB3 编码规则，及位同步提取方法，故对极性变换电路作了简化处理，不一定符合实用要求。

CD22103 的引脚及内部框图如图 1-10 所示，引脚功能如下：

图 1-10 CD22103 的引脚及内部框图

图1-10CD22103的引脚及内部框图

( 1 ) NRZ—IN 编码器伙NRZ 信号输入端；

( 2 ) CTX 编码时钟（位同步信号）输入端；

( 3 ) HDB3／AMI 码型选择端：接TTL 高电平时，选择HDB3； 码；接TT L-低电平时，选择 AMI码； ( 4 ) NRZ—OUT HDB3 译码后信码输出端；

( 5 ) CRX 译码时钟（位同步信号）输入端；

( 6 ) RATS 告警指示信号（AIS）拉测电路复位端，负脉冲有效；

( 7 ) AIS AIS 信号输出端，有AIS信号为高电平，无

AIS信号时为低电平；

( 8 ) VSS 接地端；

( 9 ) ERR 不符合HDB3／AMI编码规则的误码脉冲输出

端；

( 10 ) CKR HDB3 码的汇总输出端； ( 11 ) ＋HDB3-IN HDB3 译码器正码输入端；

( 12 ) LTF HDB3 译码内部环回控制端，接高电平时为

环回，接低电平时为正常；

( 13 )-HDB3—IN HDB3 译码器负码输入端； ( 14 )-HDB3—OUT HDB3编码器负码输出端； ( 15 ) + HDB3—OUT HDB3编码器正码输出端； ( 16 ) VDD 接电源端（+5V)；

8

通信原理实验指导书 实验一 数字基带信号

CD22103主要由发送编码和接收译码两部分组成，工作速率为50Kb / S ~10Mb / S 。两部分功能简述如下。

发送部分：当HDB3/AMI端接高电平时，编码电路在编码时钟CTX下降 沿的作用下，将 NRZ 码编成 HDB3 码（ + HDB3—OUT 、—HDB3— OUT 两路输出）；接低电平时，编成AMI 码。编码输出比输入码延迟4个 时钟周期。

接收部分：

( l ) 在译码时钟 CRX的上升沿作用 下 ，将 HDB3 码（或AMI 码）译成 NRZ 码。译码输出比输入码延迟 4 个时钟周期。

( 2 ) HDB3 码经逻辑组合后从 CKR 端输出，供时钟提取等外部电路使用： ( 3 ) 可在不断业务的情况下进行误码监测，检测出的误码脉冲从 ERR 端输出，其脉宽等于收时钟的一个周期，可用此进行误码计数。

( 4 )可检测出所接收的 AIS 码，检测周期由外部 RAIS 决定。据 CCITT规定，在 RAIS 信号的一个周期（ 500 S ）内，若接收信号中“0”码个数少于 3 ，则AIS 端输出高电平，使系统告警电路输出相应的告警信号，若接收信号中“ 0”码个数不少于 3 , AIS 端输出低电平，表示接收信号正常． ( 5 ) 具有环回功能 四、实验步骤

l 、熟悉信源模块和 HDB3 编译码模块的工作原理，使直流稳压电源输出+5V ，-12V 电压。

2 、用示波器观察数字信源模块上的各种信号波形。

接通信源单元的+5V 电源，用 FS 作为示波器的外同步信号，进行下列观察：

( 1 ) 示波器的两个通道探头分别接 NRZ -OUT 和 BS -OUT ，对照发光二极管的发光状态，判断数字信源单元是否己正常工作（ l 码对应的发光管亮，0 码对应的发光管熄） ;

( 2 ) 用 Kl 产生代码 X1110010 ( X为任意代码，1110010为7 位帧同步码） , K2 、K3 产生任意信息代码，观察本实验给定的集中插入帧同步码时分复用信号帧结构，和 NRZ 码特点。

3 、用示波器观察 HDB3 ，编译单元的各种波形。

( 1 ) 将信源模块的十 5V 电源连到 HDB3编译码模块，将直流稳压电源上的-12V 连到 HDB3 编译码模块。用信源模块的 FS 信号作为示波器的外同步信号。

( 2 ) 示波器的两个探头CHI 和 CH2分别接 NRZ-OUT 和（AMI）HDB3 ，将信源模块 Kl 、K2 、K3 的每一位都置 l ，观察并记录全 l 码对应的AMI 码和 HDB3 码：再将 KI 、 KZ 、 K3 置为全0，观察全0码对应的 AMI码和 HDB3码。观察 AMI 码时将开关 K4 置于 A 端，观察 HDB3 码时将 K4 置于 H 端，观察时应注意编码输出（AMI ) HDB3 比输入 NRZ -OUT 延迟了 4 个码元。

( 3 ) 将 K1、 K2 、 K3 置于 0111 0010 0000 1100 0010 0000 态，观察并记录对应的 AMI 码和 HDB3码。

( 4 ) 将 Kl 、 K2 、 K3 置于任意状态， K4 置 A 或 H 端， CH1 接 NRZ -OUT , CH2分别接 ( AMI ) HDB3 -D 、BPF 、BS-R 和 NRZ ，观察这些信号波形。观察时应注意：

9

通信原理实验指导书 实验一 数字基带信号

· NRZ 信号（译码输出）迟后于 NRZ -OUT 信号（编码输入，8个码元。 ·AMI 、 HDB3 码是占空比等于 0 .5 的双极性归零码，AMI-D、HDB3-D是占空比等于0 .5 的单极性归零码。

· BPF 信号是一个幅度和周期都不恒定的正弦信号， BS-R 是一个周期基本恒定（等于一个码元周期）的 TTL 电平信号．

· 本实验中若 24 位信源代码中只有 l 个“1”码，则无法从 AMI 码中得到一个符合要求的位同步信号，因此不能完成正确的译码。若 24 位信源代码全为“ 0”码，则更不可能从 AMI 信号（亦是全0信号，得到正确的位同步信号。信源代码连 0 个数越多，越难于从 AMI 码中提取位同步信号（或者说要求带通滤波的 Q 值越高，因而越难于实现）。而 HDB3码则不存在这种问题。

五、实验报告要求

1 ．根据实验观察和纪录回答：

( l )不归零码和归零码的特点是什么？ ( 2 )与信源代码中的“ 1 ”码相对应的AMI 码及 HDB3码是否一定相同？为什么？

2 ．设代码为全 l ，全 O 及 0111 0010 0000 1100 0010 0000 ，给出AMI 及HDB3码的代码和波形。

3 ．总结从 HDB3码中提取位同步信号的原理．

4 ．试根据占空比为0.5 的单极性归零码的功率谱密度公式说明为什么信息代码中的连0码越长，越难于从 AMI 码中提取位同步信号，而HDB3码则不存在此问题。

5. 根据公式?n?IpKo/2?C17，??R36C17??n，BL?n(1?4?2)计算环28?路自然谐振频率?n，阻尼系数?和等效噪声带宽 BL。式中 IP = 0.05A ，K0=8??103rad / s . v 。再用 Q ＝f0／BL ，计算锁相环等效带通滤波器的品质因数，式中f0=170 .5KHZ 。

6．将 C17改为 1000 ?f ，重新计算锁相环等效带通滤波器的品质因数。

10

通信原理实验指导书 实验二 数字调制

实验二 数字调制

一、实验目的

1、掌握绝对码、相对码概念及它们之间的变换关系。

2、掌握用键控法产生2ASK 、2FSK 、2DPSK 信号的方法。

3、掌握相对码波形与 2PSK信号波形之间的关系、绝对码波形与2DPSK 信号波形之间的关系。

4、了解 2ASK、和2FSK 、2DPSK信号的频谱与数字基带信号频谱之间的关系。

二、实验内容

1、用示波器观察绝对码波形、相对码波形。

2、用示波器观察 2ASK 、2FSK 、2PSK 、2DPSK 信号波形。

3、用频谱仪观察数字基带信号频谱及2ASK 、2PSK 、2DPSK信号的频谱。

三、基本原理

本实验使用数字信源模块和数字调制模块。信源模块向调制模块提供位同步信号和数字基带信号（NRZ码）。调制模块将输入的 NRZ 绝对码变为相对码、用键控法产生2ASK 、2FSK 、2DPSK 信号。

数字调制单元的原理方框图及电路图分别如图 2 -1 ，图 2 -2 所示。

图 2 - l 数字调制方框图

11

通信原理实验指导书 实验二 数字调制

本单元有以下测试点及输入输出点： . . BS -IN 位同步信号输入点 . NRZ -IN 数字基带信号领入点 . CAR 2DPSK信号载波测试点

. AK 绝对码测试点（与 NRZ-IN相同） . BK 相对码测试点

. 2DPSK-OUT 2DPSK信号测试点／输出点( 3 个），VP-P﹥0﹒5V . 2FSK –OUT 2FSK 信号测试点／输出点( 2 个），VP-P＞ 0 . 5V . 2ASK 2ASK信号测试点，VP – P﹥0 . 5V

图 2 -2 数字调制电原理图

图2-2 数字调制电原理图

用 2 -1 中晶体振荡器与信源共用，位于信源单元，其它各部分与图 2-2 中的主要元器件对应关系如一下：

·?2 ( A ) U8：双 D 触发器 74LS74

12

通信原理实验指导书 实验二 数字调制

·?2 ( B ) U9：双 D 触发器 74LS74

·滤波器 A V6 ：三极管9013 ，调谐回路 ·滤波器 B V7 ：三极管9013 ，调谐回路

·码变换 U18：双D触发发器74LS74 ; U19 : 异或门74LS86 ·2ASK 调制 U22 ：三路二选一模拟开关4053 ·2FSK 调制 U22 ：三路二选一模拟开关4053 ·2PSK 调制 U21 ：八选一模拟开关 4051 ·放大器 V5： 三极管 9013 ·射随器 V3： 三极管 9013

将晶振信号进行 2 分频、滤波后，得到2ASK 的载频 2 . 216 MHZ 。放大器的发射极相位相反的信号和集电极输出两个频率相等，这两个信号就是2PSK 、 2DPSK 的两个载波，2FSK 信号的两个载波频率分别为晶振频率的1 /2和1 /4，也是通过分频和滤波得到的。 下面重点介绍2PSK、2DPSK . 2PSK、2DPSK波形与信息代码的关系如图2 -3 所示。

图 2-3 2PSK 、2DPSK 波形

图中假设码元宽度等于载波周期的1. 5 倍．2PSK 信号的相位与信息代码的关系是：前后码元相异时，2PSK 信号相位变化 1800，相同时2PSK信号相位不变，可简称为“异变同不变”，2DPSK 信号的相位与信息代码的关系是：码元为“1”时，2DPSK信号的相位变化1800 。码元为“0”时，2DPSK 信号的相位不变，可简称为“1变0不变”。 应该说明的是，此处所说的相位变或不变，是指将本码元内信号的初相与上一码元内信号的末相进行比较，而不是将相邻码元信号的初相进行比较。实际工程中，2PSK或2DPSK 信号载波频率与码速率之间可能是整数倍关系也可能是非整数倍关系。但不管是那种关系，上述结论总是成立的。

本单元用码变换―2PSK 调制方法产生2DPSK 信号，原理框图及波形图如图 2 -4 所示。相对于绝对码AK﹑2PSK调制器的输出就是2DPSK信号，相对于相对码﹑2PSK调制器的输出是2PSK信号。图中设码元宽度等于载波周期，已调信号的相位变化与AK﹑BK的关系当然也是符合上述规律的，即对于 AK 来说是“ l变O不变”关系，对于BK来说是“异变同不变”关系，由AK到BK的变换也符合“1变0不变”规律。

图 2 -4中调制后的信号波形也可能具有相反的相位，BK也可能具有相反的序列即 00100 ，这取决于载波的参考相位以及异或门电路的初始状态。

13

通信原理实验指导书 实验三 模拟锁相环与载波同步

后若??o发生变化使??o＞??H，环路不能保持锁定状态。这两种情况下，环路都将处于失锁状态 。 失锁状态下ud(t)是一个上下不对称的差拍电压，当?i＞?o， ud ( t) 是上宽下窄的差拍电压：反之ud (t)是一个下宽上窄的差拍电压。 · 环路对?i(t)呈低通特性，即环路可以将?i(t)中的低频成分传递到输出端，

?o(t)中只含有?i(t)的低频成份，或者说，?i(t)中的高频成分被环路滤除。?i(t)中的高频成分变成了相位误差?e(t)。所以当 ui ( t )是调角信号时，环路对ui（t）等效为一个带通滤波器，离?i较远的频率成分将被环路滤掉。

· 环路自然谐振频率?n及阻尼系数?（具体公式在下文中给出）是两个重要参数?n越小，环路的低通特性截止频率越小、等效带通滤波器的带宽越窄；?越大，环路稳定性越好。

· 当环路输入端有噪声时，?i(t)将发生抖动，?n越小，环路滤除噪声的能力越强。实验一中的电荷泵锁相环 4046 的性能与模拟环相似，所以它可以将一个周期不恒定的信号变为一个等周期信号。

有关锁相环理论的详细论述，请读者参阅文献 [3] 。 对2DPSK 信号进行平方处理后得

S2?t??m2?t?co2s?ct?(1?co2s?ct)/2

此信号中只含有直流和 2?c频率成分．理论上对此信号再进行隔直流和二分频处理就可得到相干载波。锁相环似乎是多余的，当然并非如此。实际工程中考虑

到下述问题必须用锁相环：

· 平方电路不理想，其输出信号幅度随数字基带信号变化，不是一个标准的二倍频正弦信号。即平方电路输出信号频谱中还有其它频率成分，必须滤除。

· 接收机收到的 2DPSK 信号中含有噪声（本实验系统为理想信道，无噪声），因而平方电路输出信号中也含有噪声，必须用一个窄带滤波器滤除噪声。

· 锁相环对输入电压信号和噪声相当于一个带通滤波器，我们可以选择适当的环路参数使带通滤波器带宽足够小。

对于本模拟环，?n﹑?环路等效噪声带宽 BL及等效带通滤波器的品质因数 Q的计算公式如下：

?n?RC?KdK0f， ??6811?n， BL=n(1?4?2)， Q?0B

L28?(R25?R68)C11 式中fo=4 . 433 x 106 ( HZ ) ，等于载频的两倍。

设一环路时通过测量得到 Kd 、K0，一般选?值为 0 . 5 ~1 ，根据任务要求

19

通信原理实验指导书 实验三 模拟锁相环与载波同步

选定?n后即可求得环路滤波器的元件值。

当固有频差为 0 时，模拟环输出信号的相位超前输入相位900。必须对除2 电路输出信号进行移相才能得到相干载波。移相电路由两个单稳态触发器U28 : A 和U28 : B 构成。 U28 : A被设置为上升沿触发，U28 : B 为下降沿触发，故改变 U28 : A 输出信号的宽度即可改变 U28 : B 输出信号的相位，从而改变相干载波的相位。此移相电路的移相范围小于900，在锁定状态下微调C34也会改变输出信号与输入信号的相位关系（为什么，请思考）。

可对相干载波的相位模糊作如下解释。在数学上对cos2?ct进行除 2 运算的结果是 cos?ct 或-cos?ct 。实际电路也决定了相干载波可能有两个相反的相位，因二分频器的初始状态可以为“0”也可以是“ 1 \。

四、实验步骤

本实验使用数字信源、数字调制及载波同步三个模块。 1 ．熟悉上述三个模块的工作原理，直流稳压电源输出＋5V、+12V、-12V 电压。+ 5V电压从数字信源模块输入、＋12V电压从载波同步模块输入，-12V电源从数字解调模块输入，再将信源模块上的＋5V电源连接到载波同步模块。

2 ．将信源模块的 BS-OUT 、 NRZ-OUT分别连接到数字调制模块的BS-IN和NRZ -IN，再将调制模块的2DPSK-OUT连接到载波同步模块的2DPSK-IN 。用示波器观察2DPSK-OUT是否正常。

3 ．用示波器观察锁柜环的锁定状态、失锁状态．测量环路的同步带﹑捕捉带。

环路锁定时 ud为直流、环路输入信号频率等于反馈信号频率（此环中即为 VCO信号频率）。环路失锁时ud已为差拍电压，环路输入信号频率与反馈信号频率不相等。本环路输入信号频率等于2DPSK 载频的两倍即为数字调制单元 CAR 信号频率的两倍。环路锁定时 VCO 信号频率等于CAP-OUT信号频率的两倍。所以环路锁定时 CAR 和 CAR-OUT频率相等。

根据上述特点可判断环路的土作状态，具体实验步骤如下： ( l ) 观察锁定状态与失锁状态 接通电源后用示波器观察ud，若 ud为直流，则调节载彼同步模块上的可就电容 C34，ud随C34减小而减小，随 C34增大而增大（为什么？请思考），这说明环路处于锁定状态用示波器同时观察以 CAR 和 CAR-OUT ，可以看到两个信号频率相等。也可以用频率计分别测量CAR 和 CAR -OUT频率。在锁定状态下，向某一方向变化 C34，可使 ud由直流变为交流，CAR和 CAR-OUT 频率不再相等，环路由锁定状态变为失锁。

接通电源后 ud也可能是差拍信号，表示环路己处于失锁状态。失锁时 ud的最大值和最小值就是锁定状态ud的变化范围（对应于环路的同步范用）。环路处于失锁状态时， CAR 和CAR-OUT 频率不相等。调节C34使ud的差拍频率降低，当频率降低到某一程度时ud会突然变成直流，环路由失锁状态变为锁定

20

通信原理实验指导书 实验三 模拟锁相环与载波同步

状态。

( 2 ) 测量同步带与捕捉带

环路处于锁定状态后，慢慢增大C34，使 ud增大到锁定状态下的最大值ud1 , （此值不大于＋12V ) ：继续增大C34 , ud变为交流（上宽下窄的周期信号），环路失锁。再反向调节减小C34，ud的频率逐渐变低，不对称程度越来越大，直至变为直流。记环路刚刚由失锁状态进入锁定状态时鉴相器输出电压为 ud2；继续减小C34，使 ud减小到锁定状态下的最小值ud3；再继续减小C34，ud变为交流（下宽上窄的周期信号），环路再次失锁。然后反向增大C34，记环路刚刚由失锁状态进入锁定状态时鉴相器输出电压为ud4。

令?Vl = ud - ud3 ，?V2= ud2一ud4，它们分别为同步范围内及捕捉范围内环路控制电压的变化范围，可以发现 ?V1＞?V2 。设VCO的灵敏度为 K0（HZ / V ) ，则环路同步带?fH及捕捉带?fP弄分别为：

?fH= K0?Vl / 2 ，?fP= K0?V2 / 2

应说明的是，由于VCO 是晶体压控振荡器，它的频率变化范围比较小，调节 C34时环路可能只能从一个方向由锁定状态变化到失锁状态，此时可用?fH=K0 (ud1-6）或 ?fH=K0（6-ud3）、?fP =K0（ud2-6）或?fP＝K0(6-ud4)来计算同步带和捕捉带，式中6为ud变化范围的中值（单位:V）。

作上述观察时应注意：

· ud差拍频率低但幅度大，而 CAR 和 CAR - OUT 的频率高但幅度很小，用示波器观察这些信号时应注意幅度旋钮和频率旋钮的调整。

· 失锁时，CAR和CAR -OUT频率不相等，但当频差较大时，在鉴相器输出端电容的作用下， ud幅度较小。此时向某一万向改变C34 ，可使ud 幅度逐步变大、频率逐步减小、最后变为直流，环路进入锁定状态。

· 环路锁定时， ud不是一个纯净的直流信号，在直流电平上叠加有一个很小的交流信号。这种现象是由于环路输人信号不是一个纯净的正弦信号造成的。

4、观察环路的捕捉过程

先使环路处于失锁定状态，慢慢调节C34，使环路刚刚进入锁定状态后断开+12V电流，再接通+12V电源，用示波器观察ud，可以发现ud由差拍信号变为直流的变化瞬态过程。ud的这种变化表示了环路的捕捉过程。

5、观察相干载波相位模糊现象使环路锁定，用示波器同时观察 CAR 和 CAR -OUT ，调节电位器 P1，或微调电容C34，使两者成为反相或同相。反复断开、接通+12V 电源可以发现这两个信号有时同相、有时反相。

五、实验报告要求

1 、总结锁相环锁定状态及失锁状态的特点。

2 、设 K0 =18 HZ/V ，根据实验结果计算环路同步带?fH及捕捉带?fP 。

3 、由公式田?n?RCKdK0及??6811?n．计算环路参数?n和?，

2(R25?R68)C11式中 Kd =6.5V/ rad , K0= 2??18 rad / s.v ， R25= 2?104?，R68=2?103?，C11=2.2?10?6F 。(fn=?n/2?应远小于码速率，?应大于 0.5 ）。

21

通信原理实验指导书 实验三 模拟锁相环与载波同步

4 ．总结用平方环提取相干载波的原理及相位模糊现象产生的原因。 5 ．设 VCO 固有振荡频率f0不变，环路输入信号频率可以改变，试拟订测量环路同步带及捕捉带的步骤。

22

通信原理实验指导书 实验四 数字解调

实验四 数字解调

一、实验目的

1 ．掌握2DPSK 相干解调原理。 2 ．掌握2FSK 过零检测解调原理。

二、实验内容

1 ．用示波器观察2DPSK 相干解调器各点波形。 2 ．用示波器观察2FSK 过零检测解调器各点波形。

三、基本原理

可用相干解调或差分相干解调法（相位比较法）解调 2DPSK 信号。在相位比较法中，要求载波频率为码速率的整数倍，当此关系不能满足时只能用相干解调法。本实验系统中，2DPSK 载波频率等码速率13倍，两种解调方法都可用。实际工程中相干解调法用得最多。

2FSK信号的解调方法有：包络括检波法、相干解调法、鉴频法、过零检测法等。

图 4 -l 数字解调方框图

（a） 2DPSK 相干解调 （b） 2FSK过零检测解调

23

通信原理实验指导书 实验四 数字解调

本实验采用相干解调法解调 2DPSK 信号、采用过零检测法解2FSK信号。 图4 - 1 、图 4- 2 分别为两个解调器的方框图和电原理图．

图 4 -2 数字解调电路图

(A ) 2DPSK 解调器 (B ) 2FSK 解调器

2DPSK 解调模块上有以下测试点及输入输出点：

·-12V -12V 电源输入点（ 2 个）

·2DPSK-IN 2DPSK信号输入点／测试点（2个） ·C AR-IN 相干载波输入点

·MU 相乘器输出信号测试点

·LPF 低通、运放输出信号测试点 ·Vc 比较器比较电压测试点

·CM -OUT 比较器输出信号的输出点／测试点( 2个) ·BK 解调输出相对码测试点

·AK -OUT 解调输出绝对码的输出点／测试点( 3个) ·BS –IN 位同步信号输入点

2FSK解调模块上有以下测试点及输入输出点：

·2FSK-IN 2FSK 信号输入点／测试点（2个） ·FD 2FSK 过零检测输出信号测试点 ·LPF 低通滤波器输出点／测试点

24

通信原理实验指导书 实验四 数字解调

·CM 整形输出测试点 ·BS- IN 位同步信号输入点

·AK -OUT 解调输出信号的输出点／测试点（3个）

2DPSK 解调器方框图中各单元与电路图中元器件的对应关系如下： · 相乘器 U29 :模拟乘法器 MC1496 ·低通滤波器 R31 ; C2

·运放 U30 ：运算放大器 UA741 ·比较器 U31 : 比较器 LM710

·抽样器 利时 U32 : A ：双D触发器 7474

· 码反变换器 U32 : B ：双D触发器 7474 ; U33 : A ：异或门7486

2FSK 解调器方框图中各单元与电路图中元器件对应关系如下： ·整形 1 U34 : A ：反相器 74HC04 ·单稳1、单稳2 U35 ：单稳态触发器 74123 ·相加器 U36 ：或门 7432

·低通滤波器 U37 ：运算放大器LM318：若干电阻、电容 ·整形 2 U34 : B ：反相器 74HC04 ·抽样器 U38 : A ：双 D 触发器 7474 在实际应用的通信系统中，解调器的输入端都有一个带通滤波器用来滤除带外的信道白噪声并确保系统的频率特性符合无码间串扰条件。本实验系统中为简化实验设备，发端即数字调制的输出端没有带通滤波器、信道是理想的，故解调器输入端就没加带通滤波器。

下面对2DPSK 相干解调电路中的一些具体问题加以说明。

·电位器R26可以改变相乘器的增益。相乘器增益太大时运放 U30 可能会出现畸变。调节R26时使MU的峰峰值不大于5 V，此时运放输出信号的峰峰值也不大于5V，MU的波形接近图 4 - 3 所示的理论波形，但略有区别。

·信源是周期为24bit 的周期信号，当24bit 的相对码 BK 中“l”码和“0”码个数不相等时，相乘器U29 的输出信号均值不等于0，此信号经电容 C16隔直、低通滤波、反相放大器放大后得到的LPF信号就是一个均值为 0 但正负不对称的信号。在实际的2DPSK通信系统中，抽样判决器输入信号是一个均值为 0且正负对称的信号，因此最佳判决电平为 0 。本实验系统中，Vc 决定判决电平。当 Vc =0 而相对码 BK 中“1”码和“0” 码个数差别太大时，会出现误判决，即解调器出现误码。因为此时LPF信号的正电平或负电平非常接近0电平，抽样脉冲（位同步信号）稍不理想就会造成误码。电位器R39用来调节判决电平，当 BK 中“l”码与“0”码个数差别比较大时应调节R39使 Vc 等于 LPF 信号的中值（最佳判决门限）。实际通信系统中的2DPSK 相干解调器（或差分相干解调器）不需要调节判决电平。

·比较器的输出即CM—OUT为TTL电平信号，它不能作为相对码直接送给码反变器，因为它并不是一个标准的单极性非归零码，其单个“1”码对应的正脉冲的宽度可能小于码元宽度、也可能大于码元宽度。另外，当LPF中有噪声时，CM - OUT中还会出现噪肪冲。

25

通信原理实验指导书 实验四 数字解调

·异或74LS86输出的绝对码波形的高电平上叠加有小的干扰信号，经U34 整形后即可去掉。

DPSK相干解调器模块各点波形示意图如图 4 -3 所示。图中设相干载波为?相。

图 4 – 3 2DPSK 相干解调波形示意图

2FSK 解调器工作原理及有关问题说明如下：

· 图4- 4为2FSK过零检测解调器各点波形示意图，图中设“l”码载频等于码速率的两倍，“0”码载频等于码速率。

图 4 -4 2FSK过零检测解调器各点波形示意图

· 整形1和整形2的功能与比较器类似，在其输入端将输入信号叠加在2.5V

26

通信原理实验指导书 实验四 数字解调

上。74HC04的状态转换电平约为2.5 V，可把输入信号进行硬限幅处理。整形1将正弦2FSK信号变TTL 电平的2FSK信号。整形2和抽样电路共同构成一个判决电平为2.5V的抽样判决器。

·单稳1、单稳2分别被设置为上升沿触发和下降沿触发，它们与相加器一起共同对 TTL 电平的2FSK 信号进行微分、整流处理。电位器R43和R44决定上升沿脉冲宽度及下降沿脉冲宽度（应基本相等）。

·R48可以调节滤波器的频率特性及LPF信号幅度，LPF不是TTL电平信号且不是标准的非归零码，必须进行抽样判决处理。U34 对抽样判决输出信号进行整形。

四、实验步骤

本实验使用数字信源模块、数字调制模块、载波同步模块、2DPSK 解调模块及 2FSK 解调模块，它们之向的信号连结方式如图4-5 所示。实际通信系统中，解调器的位同步信号来自位同步提取单元。本实验中这个信号直接来自数字信源。在做2DPSK 解调实验时，位同步信号送给2DPSK 解调单元，做2PSK 解调实验时则送到 2FSK 解调单元。

图4- 5 数字解调实验连接图

1．按照图4 - 5将五个模块的信号输出、输入点连在一起。将数字信源模块上的＋5V电源用导线连接到载波同步模块的＋5V电源输入点。将直流稳压电游的+5 V连接到数字信源模块的+ 5 V输入点，将+12V、-12V 电流分别用导线连接到载波同步模块的+12V输入点及数字解调模块的-12V输入点（数字解调及载波同步模块的＋5V 、+12V 、-12V己在印刷电路板上连通）。

2．检查数字信源模块、数字调制模块及载波同步模块是否己在工作正常，使载波同步模块提取的相干载波CAR-OUT与2DPSK信号的载波CAR同相（或反相）。

3 . 2DPSK 解调实验

（1）用数字信游的FS信号作为示波器外同步信号，将示波器的CH1接数字调制单元的 BK ，CH2接2DPSK 解调单元的MU。MU与BK同相或反相，其波形应接近图 4 - 3 所示的理论波形，调节电位器 R26使 MU的峰峰值不超过 5V（否则 LPF 信号可能出现异常）。调节载波同步单元中的电位器P1或微调C34来改变相干载波相位，会发现 MU波形无变化但其幅度下降（为什么？请思考）。

27

通信原理实验指导书 实验四 数字解调

（2）示波器的 CH2接LPF ，可看到LPF与MU反相。当一帧内BK 中“1”码“ 0 \，LPF的正、负极性信号与0电平对称，否则不对称。将示波器调至失步状态，可观察到眼图。

（3）示波器的CH1接VC ，调节电位器R39，使VC为LPF的中值（当BK中的“1”与“0”等概时VC应为0），此即为抽样判决器的最佳门限。

（4）断开、接通电源若干次，使数字调制单元CAR信号与载波同步单元CAR—OUT信号同相，观察数字调制单元的BK与2DPSK解调单元的MU、LPF、BK、AK-OUT信号之间产关系

（5）再断开、接通电源若干次，使CAR信号与CAR—OUT信号反相，重新进行步骤（4）中的观察。 4．2FSK解调实验

示波探头CH1接数字调制单元中的AK，CH2分别接2FSK解调单元中的FD、LPF、CM及AK-OUT，观察2FSK过零检测解调过程（注意：低通及整形2都有倒相作用）。LPF的波形应接近图4—4所示的理论波形，若相差较大可微调节电位器R48 。

五、实验报告要求

1、设绝对码为1001101，相干载波频率等于码速率的1.5倍，根据实验观察得到的规律，画出CAR—OUT与CAR同相，反相时2DPSK相干解调MU、LPF、BS、BK、AK波形，总结2DPSK克服相位模糊现象的机理（设运放元倒相作用）。

2、设信息代码为1001101，2FSK的两个载频分别为码速率的四倍和两倍，根据实验观察得到的规律，画出2FSK过零检测解调器输入的2FSK波形及FD、LPF、AK波形（设低通滤波器及整形2都无倒相作用）。

28

通信原理实验指导书 实验五 数字解调锁相环与位同步

实验五 数字锁相环与位同步

一、实验目的

1. 掌握数字锁相环工作原理以及触发式数字锁相环的快速捕获原理。 2. 掌握用数字环提取位同步信号的原理及对信息代码的要求。

3. 掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。

二、实验内容

1. 观察数字环的失锁状态、锁定状态。

2. 观察数字环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差、信息代码的关系。

3. 观察数字环位同步器的同步保持时间与固有颇差之间的关系。

三、基本原理

可用窄带带通滤波器，锁相环来提取位同步信号。实验一中用模数混合锁相环（电荷泵锁相环）提取位同步信号，它要求输入信号是一个准周期数字信号。实验三中的模拟环也可以提取位同步信号，它要求输入准周期正弦信号。本实验使用数字锁相环提取位同步信号，它不要求输入信号一定是周期信号或准周期信号，其工作频率低于模数环和模拟环。

用于提取位同步信号的数字环有超前滞后型数字环和触发器型数字环，此实验用的是触发器型数字环，它具有捕捉时间短、抗噪能力强等特点，其原理框图和电路图分别如图5 -1和图5 -2 所示。

29

通信原理实验指导书 实验五 数字解调锁相环与位同步

位同步模块有以下测试点及输入输出点：

·＋5V ＋5V电源输入点（3个） ·S—IN 基带信号输入、测试点（2个） ·BS—OUT 位同步信号输出、测试点（2个）

图5-2 位同步器电路图

图5—1中各单元与图5—2 中元器件的对应关系如下： ·晶振 CRY3 ：晶体： U39 : 7404

·控制器 U48 ：或门 7432 : U41 ：计数器 74190 ·鉴相器 U40 : D 触发器 7474

·量化器 U45 ：可编程计数器 8254 ·数字环路滤波器 由软件完成

·数控振荡 U46、U45 : 8254

·脉冲展宽器 U47：单稳态触发器74123 位同步器由控制器、数字锁相环及脉冲展宽器组成，数字锁相环包括数字鉴相器、量化器、数字环路滤波器、数控振荡器等单元。

下面介绍位同步器的工作原理。

数字锁相环是一个单片一机系统，主要器件是单片机89C51 及可编程计数器8254 。环路中使用了两片8254 ，共六个计数器，分别表示为8254A0、8254A1、 8254A2、8254B0、8254B1、8254B2 。它们分别工作在M0、M1、M2三种工作模式。M0为计数中断方式，M1为单稳方式，M2为分频方式。除地址线、数据线外，每个8254芯片还有时钟输入端C、门控信号输入端G和输出端O 。

30

通信原理实验指导书 实验五 数字解调锁相环与位同步

数字鉴相器电原理图及波形图如图5-3（a）、图 5-3（b）所示。输出信号宽度正比于信号ui及u0上升沿之间的相位差，最大值为ui的码元宽度。称此鉴相器为触发器型鉴相器，称包含有触发器型鉴相器的数字环路为触发器型数字锁相环。

量化器把相位误差变为多进制数字信号，它由工作于M0方式、计数常数为N0的8254B2完成（N0为量化级数，此处N0=52）。ud作为8254B2的门控信号，

ud为高电平时8254B2进行减计数，ud为低电平时禁止计数，计数结束后从8254B2读得的数字为

? Nd?N0?Nd?为ud脉冲宽度的量化值（下面用量化值表示脉冲宽度和时间间隔）式中Nd，

?，读数给束后再给8254B2写入计数常数N0 。读数时刻由8254A2控制，N0?Nd它工作在M1模式，计数常数为N0，ui作为门控信号。一个ui脉冲使8254A2产生一个宽度为N0的负脉冲，倒相后变为正脉冲送到89C51的INT1端，而89C51的外中断1被设置为负跳变中断申请方式。由于8254A2产生的脉冲宽度不小于

ud脉冲宽度且它们的前沿处于同一时刻，所以可以确保中断中请后对8254B2读数时它己停止计数。

数字环路滤波器由软件完成。可采用许多种软件算法，一种简单有效的方法是对一组N0作平均处理。设无噪声时环路锁定后ui与u0的相位差为N0/2 ，则在噪声的作用下，锁定时的相位误差可能大于N0／2 也可能小于N0／2。这两种情况出现的概率相同，所以平均处理司以减小噪声的影响， m个Nd值的平均值为 Nd??Ndi/m （5-2）

i?1m 31

通信原理实验指导书 实验五 数字解调锁相环与位同步

数字滤波器的输出为

Nc?N02?Nd （5-3）

数控振荡器由四个8254计数器及一些门电路构成，其原理框图如5—4所示，图中己注明了各个计数器的工作方式和计数常数。

以下分析环路的锁定状态及捕捉过程，此时不考虑噪声的影响。

环路开始工作时，软件使8254B0和8254B1输出高电平，从而使8254A1处于计数工作状态、8254B1处于停止计数状态，G6处于开启状态，8254A1输出一

??N0/2，由式（5-1）及个周期为N0的周期信号。若环路处于锁定状态，则Nd式（5-2）得Nd?N02。此时 89C51的P1，4口不输出触发脉冲，8254A0输出端仍保持初始化时的高电平，从而使8254B0的门控端G保持低电平、输出端0保

持高电平。这样可保持8254A1、8254B1的工作状态不变、环路仍处于锁定状态。

??N0/2，Nd?N02，P1，4口输出一个正脉冲u2，在u2作用若环路失锁，则Nd下，8254A0 输出一个宽度为N0的负脉冲，倒相后变为正脉冲u3送给G2，G2的另一个输入信号u1来自 8254A1。在G1输出的宽度为 N0的正脉冲持续时间内， 8254A1一定有（也只有）一个负脉冲信号输入，此负脉冲经G4倒相后与G1输出

的正脉冲相与后给8254B0的G端送一个触发信号u4 。在u4的作用下，8254B0输出一个宽度为N0-2 的负脉冲。在这段时间内，8254A1停止计数工作， 8254B1进行减计数且在此时间内的最后一个时钟周期输出一个负脉冲。8254B0输出的负脉冲的后沿重新启动8254A1，使它重新作÷N分频。设m＝l ，上述过程的有

?为环路锁定状态下数控振荡器的输出信号。由图关波形如图 5-5 所示，图中u0

32

通信原理实验指导书 实验五 数字解调锁相环与位同步

5-5可见，不管失锁时相位误差多少（不会大于N0），只要对数控振荡器作一次调整，就可使环路进入锁定状态，从而实现快速捕捉。

程序流程如图 5-6 所示，输入信号ui使 IEI 置“1”，且使8254B2计数，对 IEI 进行位操作时又使之置“0”。由于量化误差，故当Nd为N02，N02+ l 或 环路皆处于锁定状态，不对数控振荡器进行调整。程序中令 m = 16 ，N02-l 时，

进行16次鉴相后做一次平均运算，若发现环路失锁，则对数控振荡器进行一次调整。

控制器的作用是保证每次对8254B2进行读操作之前鉴相器只输出一个正脉冲，它由或门7432 ( US : B）及16分频器 74190 ( U13 ）组成。

锁相环程序清单见附录三。

33

通信原理实验指导书 实验五 数字解调锁相环与位同步

当数字环输入信号的码速率与数控振荡器的固有频率完全相同时，环路锁定后输入信号与反馈信号（即位同步信号）的相位关系是固定的且符合抽样判决器的要求（当然开环时它们的相位误差也是固定的，但不符合抽样判决器的要求）。输入信号码速率决定于发送端的时钟频率，数控振荡器固有频率决定于位同步器的时钟频率和数控振荡器固有分频比。由于时钟信号频率稳定度是有限的，故这两个时钟信号的频率不可能完全相同，因此锁相环输入信号码速率与数控振荡器固有狈率小可能完全相等（即环路固有频差不为0）。数字环位同步器是一个离散同步器，只有当输入信号的电平发生跳变时才可能对输入信号的相位和反馈信号的相位进行比较从而调整反馈信号的相位，在两次相位调整的时间间隔内，反馈信号的相位相对于输入信号的相位是变化的，即数字环位同步器提取的位同步信号的相位是抖动的，即使输入信号无噪声也是如此。

显然，收发时钟频率稳定度越高，数字环的固有频差就越小，提取的位同步信号的相位抖动范围越小。反之，对同步信号的相位抖动要求越严格，则收发时钟的频率稳定度也应越高。

位同步信号抖动范围还与数字位同步器输入信号的连“1”或“0”个数有关，连“1”或“0”个数越多，两次相位调整之间的时间间隔越长，位同步信号的相位抖动越大。

对于NRZ 码来说，允许其连“1”、连“0”的个数决定于数字环的同步保持时间t0。t0与收发时钟频率稳定度?、码速率RB 、允许的同步误差最大值

34

通信原理实验指导书 实验五 数字解调锁相环与位同步

2??的关系为： t0???2RB??

t0的定义是：位同步器输入信号断开后，收发位同步信号相位误差不超过2??的时间。

关于数字环位同步器的工作原理，可参考文献⑶、⑷、⑸。

用模拟环位同步器或模数环位同步器提取的位同步信号的相位抖动与固有频差无关，但随信息码连“l”、连“0”的个数增多而增大。

四、实验步骤

本实验使用数字信源棋块和位同步模块。

1 、熟悉数宇信源模块和位同步模块。将数字信源的输出信号NRZ-OUT连接到位同步模块S-IN端，接通两单元的＋5V电源。调整信源模块的Kl、K2、K3，使NRZ-OUT 的连“0”和连“ l”个数较少。

2 、观察数字环的锁定状态和失锁状态。

将示波器的两个探头分别接数字信源模块的 NRZ-OUT 和位同步模块的 BS -OUT，调节位同步模块上的可变电容 C2，观察数字环的锁定状态和失锁状态。锁定时BS-OUT 信号上升沿位于NRZ-OUT 信号的码元中间且在很小范围内抖动：失锁时，BS-OUT的相位抖动很大，可能超出一个码元宽度范围，变得模糊混乱。

3 、观察位同步信号抖动范围与位同步器输入信号连“ 1”或连“0”个数的关系。

调节可变电容使环路锁定且 BS-OUT信号相位抖动范围最小（即固有频差最小），增大 NRZ-OUT信号的连“0”或连“1”个数，观察 BS-OUT 信号的相位抖动变化情况。

4 、观察位同步器的快速捕捉现象、位同步信号相位抖动大小及同步保持时间与环路固有频差的关系。

使BS-OUT信号的相位抖动最小，断开位同步单元的输入信号，观察NRZ- OUT与BS-OUT 信号的相位关系变化快慢情况，接通位同步单元的输入信号，观察快速捕捉现象（位同步信号 BS-OUT 的相位一步调整到位）。再微调位同步单元上的可变电路（即增大固有频差）当 BS-OUT相位抖动增大时断开位同步单元的输入信号，观察 NRZ-OUT 信号与 BS-OUT 信号的相位关变化快慢情况并与固有频差最小时进行定性比较。

五、实验报告要求

1 、数字环位同步器输入NRZ码连“ 1”或连“ 0 ”个数增加时，提取的位同步信号相位抖动增大，试解释此现象。

2 、设数字环固有频差为 △f ，允许同步信号相位抖动范围为码元宽度TS的?倍，求同步保持时间t0及允许输入的NRZ码的连“1”或“0”个数最大值。 3 、数字环同步器的同步抖动范围随固有频差增大而增大，试解释此现象。

35

通信原理实验指导书 实验五 数字解调锁相环与位同步

4 、若将AMI码或HDB3 码整流后作为数字环位同步器的输入信号，能否提取出位同步信号？为什么？对这两种码的连“1”个数有无限制？对AMI码的信息代码中连“0” 个数有无限制？对 HDB3 码的信息代码中连“0”个数有无限制？为什么？

5 、试提出一种新的环路滤波器算法，使环路具有更好的抗噪能力。 6 、试解释本实验使用的数字锁相环快速捕捉机理，并与超前滞后型数字环进行比较。

36

通信原理实验指导书 实验六 帧同步

实验六 帧同步

一、实验目的

1 ．掌握巴克码识别原理。 2 ．掌握同步保护原理。

3 ．掌握假同步、漏同步、捕捉态、维持态概念。

二、实验内容

1 ．观察帧同步码无错误时帧同步器的维持态。

2 ．观察帧同步码有一位错误时帧同步器的维持态和捕捉态。 3 ．观察同步器的假同步现象和同步保护作用。

三、基本原理

在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，可以集中插入、也可以分散插入。本实验系统中帧同步码为7 位巴克码，集中插入到每帧的第 2 至第 8 个码元位置上。

帧同步模块的原理框图及电原理图分别如图 6-1、图6-2所示。 本模块有以下测试点及输入输出点：

· S-IN 数字基带信号输入点（2个） · BS-IN 位同步信号输入点（2个） · GAL 巴克码识别器输出信号测试点 · ÷24 24分频器输出信号测试点。 · TH 判决门限电平测试点

· FS-OUT 帧同步信号输出点／测试点（3个）

图 6-1 中各单元与图 6-2 中元器件的对应关系如下：

· ÷24 分频器 U60、U61：计数器4017；U58 : C、U58 : E：或门4071 · 移位寄存器 U50 、U51 ：四位移位寄存器74175 · 相加器 U52 ：可编程逻辑器件 GAL20V8 · 判决器 U53 ：可编程逻辑器件 GAL20V8 · 单稳 U59 ：单稳态触发器 4528 · 与门1 U56 : A ：与门 7408 · 与门2 U56 : C ：与门 4708 · 与门3 U56 : D ：与门7408 · 与门4 U56 : B ：与门 7408 · 或门 U58 : A ：或门 4071 · ÷3分频器 U54 ：计数器 4017 · 触发器 U55 : JK 触发器 4027

37

通信原理实验指导书 实验六 帧同步

从总体上看，本模块可分为巴克码识别器及同步保护两部分。巴克码识别器包括移位寄存器、相加器和判决器，图 6-1中的其余部分完成同步保护功能。

移位寄存器由两片74175组成，移位时钟信号是位同步信号。当7位巴克码全部进入移位寄存器时，U50的Q1,Q2,Q3,Q4及U51的Q2,Q3,Q4都为1，它们输入到相加器U52的数据输入端 D0~D6 , U52 的输出端 Y0、Y1、Y2都为1，表示输入端为7个l 。若Y2Y1Y0?100时，表示输入端有4个l ，依此类推，Y2Y1Y0的不同状态表示了U52 输入端为1的个数。判决器U53 有6个输入端。IN2、 IN1、 IN0分别与U52 的Y2、Y1、Y0相连，L2、 L1、 L0与判决门限控制电压相连，L2、 L1已设置为 1 ，而 L0由同步保护部分控制，可能为1也可能为0。在帧同步模块电路中有三个发光三极管指示灯P1 、P2 、P3 与判决门限控制电压相对应，即从左到右与L2、L1、 L0一一对应，灯亮对应 1 ，灯熄对应0 。判决电平测试点 TH 就是L0信号，它与最右边的指示灯P3状态相对应。当L2L1L0=111时门限为 7 , 三个灯全亮， TH 为高电平；当L2L1L0=110时门限为 6 ，P1和P2亮，而P3熄，TH为低电平。当U52输入端为 l 的个数（即U53的 IN2 IN1 IN0）大于或等于判决门限于L2L1L0，识别器就会输出一个脉冲信号。

38

本文来源：https://www.bwwdw.com/article/wnn6.html