华师大微电子复试真题 (1)

百度文库- 让每个人平等地提升自我！

（请同学注意：部分年份的为各位学长考完之后的回忆版，其余的是电子档完整原版，这些真题在市面上都是很少见的，通过真题你可以发现，试题难度不大，但是范围真的很广很广，涉及到半导体物理，半导体器件，集成电路原理，版图设计及语言，半导体工艺等等的，但是不要灰心，抓住重点（器件，集成电路），看书的时候不要求深究，会一般的方法及典型，加强记忆，所以请各位学弟学妹们好好利用，争取在复试的笔试中取得好成绩！）

2006年

1 半导体两侧的区域叫什么？

2 非门有___型负载管和__型驱动管组成。

3 MOS与非门有___组成。

4 ECL电路为什么比TTL电路快？

5 SOC全称

6 二极管的电容___和____

7 MOS管的四种类型。

8 常用的两种硬件描述语言？

9 双极型的工作模式？四种。

10 集成电路的两种设计途径？

11 三种击穿机制？

12pn结工作原理？

13 MOS管子的工作原理和特性曲线？

14 摩尔定律？

15 对集成电路设计的看法？

16画出非门的原理图。latch up效应是？

17 功耗大的原因及解决方案。

2007年

1 SOC ，SOI是什么？

2 摩尔定律？

3 HEC相关问题

4 工艺发展对氧化层介质的要求，高k，低k问题。

5 晶体管用什么符号表示

6 电流平方率器件

7 功耗如何降低？

8 三极管种类，mos管种类问题

9 对集成电路发展的认识

10 按比例缩小理论

11 硬件描述语言有哪几种？

12 闭锁效应

2008年

题目比较简单，都是基本概念，大概是以下：MOSFET基本类型，影响阈值电压的因素，下拉电流，厄利电压，MOSFET的小信号模型，噪声容限，BJT饱和状态的特点，怎样提高BJT开关的速度，什么是大注入，为何在半导体工艺中要使用Low K材料代替SiO2，用铜代替铝？说说你知道的纳米材料方面的新进展，使用High K材料的好处，EDA，VLSI，MOSFET本征寄生电容的来源是什么，静态CMOS的重要特性，闩锁效应及其防止方法，画出与非门和或非门原理图，扇入扇出数的计算。口语的话就是先自我介绍下，然后就是翻译一篇关于微电子前言概述消息方面的文章，当场口译，我的那篇文章是关于wafer尺寸和

1

百度文库- 让每个人平等地提升自我！

芯片尺寸发展的趋势。

2011年复试真题

一、填空题

1、击穿除隧道击穿外，还有和，且隧道击穿是属于（正/负）温度系数

2、SOC是

3、影响MOSFET的主要结构参数是，且该值越小速度越（快/慢）

4、影响硅基材料的外界因素有和，迁移率的单位是。

5、有一n型半导体和金属，且金属的功函数大于n型半导体，则电子流动方向为。

二、简答题

1、双极型晶体管使用放大区的三个基本条件是什么？影响双极型晶体管的主要结构参数是什么？

2、画出MOSFET的I-V工作曲线，并且虚线标出线性区，非线性区，饱和区。

3、热生长SiO2有什么应用，并用器件举例。

4、说明研究高K介电常数材料的前提和意义，并说明要突破什么问题。

5、画出{（AB+CD）E}’的晶体管级电路MOS口为四端原件。

6、CMOS电路功耗由什么组成，并降低功耗措施。

7、标准单元CMOS数字集成电路设计流程。

2012年复试真题

1、MOS或非门由-------组成？

2、wire型变量后未指定（）

3、cmos反相器一般输入为vdd/2，pmos工作在饱和区，nmos工作在（）

4、硬件描述语言有哪些？

5、verilog的初始化语句可以综合吗？

6、nmos的沟道电阻是否是线性的？

简答题：

1、晶面指数？cmos晶圆用什么指数的晶片？

2、迁移率的单位？如何提高本征硅材料的迁移率？请说明理由

3、什么是厄尔利效应？提高厄尔利电压Va的方法。

4、cmos的功耗包括几个方面及原因。

5、标准单元电路设计,画出电路图。

{AB+(C+D)E}’

2013年复试真题

1.单晶硅的结构是——

2.迁移率的单位是——，电子和空穴的迁移率哪个大？

3.pn结正偏时在P端加——（填正或者负）压，低掺杂的pn结易发生-——击穿

4.SiO2中的可动电荷来自——，降低其电荷密度会使阈值电压Vt——（填减小或者增大）

5.按比例缩小理论中，使MOS得沟道长度缩短，则要求沟道掺杂——（填减小或者增大）

6.

2

百度文库- 让每个人平等地提升自我！

9.每代工艺的发展——(填需要或者不需要)重新设计工艺库。

10.DRC是指——

11.在做LVS检查时，需要版图GDS文件，——文件和——文件

12.短沟道器件的Ids与Vgs的是——（填线性或者平方）关系

13.initial过程块是否可以被综合（填是或者否）

14.夹断点电压随着Vds的变化

15.硬件描述语言有——和——

16.CMOS反相器输入为VDD/2，NMOS工作在——状态

17.n型半导体与金属接触，且Ws《Wm，则电子的流动方向是——

18.给了一个MOS器件和传输管结合的电路图，要求写出输出Y的表达式(很简单，只要写

出真值表即可得出表达式)

二．简答题

1．分别画出平衡时和反偏下的pn结的能带图，标出相关线段的含义

2. 双极型晶体管中有哪些寄生电容，它们对晶体管有什么影响？

3. 标准单元电路设计,画出电路图。

{AB+EF(C+D)}’

4. 画出MOS寄生电容的结构示意图，并且说明在三态（截止，放大，饱和）中电容值的变化情况？

5. MOS的尺寸缩小到深纳米量级，漏区结构有哪些变化？

3

本文来源：https://www.bwwdw.com/article/wmol.html