CADENCE仿真步骤 - 图文

Cadence SPECCTRAQuest 仿真步骤

[摘要] 本文介绍了Cadence SPECCTRAQuest在高速数字电路的PCB设计中采用的基于信号完整性分析的设计方法的全过程。从信号完整性仿真前的环境参数的设置，到对所有的高速数字信号赋予PCB板级的信号传输模型，再到通过对信号完整性的计算分析找到设计的解空间，这就是高速数字电路PCB板级设计的基础。

[关键词] 板级电路仿真 I/O Buffer Information Specification（IBIS）

1 引言

电路板级仿真对于今天大多数的PCB板级设计而言已不再是一种选择而是必然之路。在相当长的一段时间，由于PCB仿真软件使用复杂、缺乏必需的仿真模型、PCB仿真软件成本偏高等原因导致仿真在电路板级设计中没有得到普及。随着集成电路的工作速度不断提高，电路的复杂性不断增加之后，多层板和高密度电路板的出现等等都对PCB板级设计提出了更新更高的要求。尤其是半导体技术的飞速发展，数字器件复杂度越来越高，门电路的规模达到成千上万甚至上百万，现在一个芯片可以完成过去整个电路板的功能，从而使相同的PCB上可以容纳更多的功能。PCB已不仅仅是支撑电子元器件的平台，而变成了一个高性能的系统结构。这样，信号完整性在PCB板级设计中成为了一个必须考虑的一个问题。

传统的PCB板的设计依次经过电路设计、版图设计、PCB制作等工序，而PCB的性能只有通过一系列仪器测试电路板原型来评定。如果不能满足性能的要求，上述的过程就需要经过多次的重复，尤其是有些问题往往很难将其量化，反复多次就不可避免。这些在当前激烈的市场竞争面前，无论是设计时间、设计的成本还是设计的复杂程度上都无法满足要求。在现在的PCB板级设计中采用电路板级仿真已经成为必然。基于信号完整性的PCB仿真设计就是根据完整的仿真模型通过对信号完整性的计算分析得出设计的解空间，然后在此基础上完成PCB设计，最后对设计进行验证是否满足预计的信号完整性要求。如果不能满足要求就需要修改版图设计。与传统的PCB板的设计比较既缩短了设计周期，又降低了设计成本。

同时，随着软件业的高速发展，涌现出了越来越多操作更简便、功能更多、成本更低的EDA软件。越来越完备的仿真模型也得以提供。所有这些都为PCB设计中广泛的采用电路设计板级仿真提供了充分条件。

下面就Cadence SPECCTRAQuest这一高速电路板级设计仿真工具采用IBIS模型详细介绍进行板级仿真设计的全过程。

2 仿真前环境设置

使用Cadence SPECCTRAQuest进行高速电路设计的仿真，不同的设计者根据各自的需要可以灵活的利用这个EDA工具进行仿真设计。当然，在进行一个完整的PCB板设计前仿真时，按照一定步骤规范地完成仿真设计，将会为你的仿真工作带来极大的方便。可以减少整个仿真工作的工作量、可以减少整个仿真工作中出现错误的可能性、可以留下一个完整的有价值的文档，同时也能养成良好的仿真工作习惯，为今后高效的完成高速电路的仿真设计打下基础。

首先，我们知道Cadence公司的EDA软件可以运行在WindowsNT环境下和UNIX环境下，除非特别说明，本文所述都是在WindowsNT环境下。SPECCTRAQuest是Cadence EDA工具中有关高速电路设计的一个模块。

在进行网络拓扑结构提取和信号分析之前，一些前期的准备工作必须正确完成。 ? PCB板外型边框（Outline） 根据实际结构设置PCB板边框。 ? PCB板叠层（Stackup）

主要确定PCB板布线层数以及层叠(stack-up)方式，会直接影响到印制线的布线和阻抗。根据芯片管脚数、芯片密度、网表密度等方面来考虑。然后根据实际情况确定叠层参数，可以选用各个PCB制板公司推荐的叠层参数。关键是要选取合适的布线阻抗。在Cadence中打开Setup Advisor进入Edit Stack-up对话框，如图1，进行编辑。 ? 导入网表（Netlist） ? 器件预布局（Placement）

将其中的关键器件进行合理的布局，主要涉及相对距离、抗干扰、散热、高频电路与低频电路、数字电路与模拟电路等方面。 ? PCB板布线分区（Rooms）

主要用来区分高频电路与低频电路、数字电路与模拟电路以及相对独立的电路。元器件的布局以及电源和地线的处理将直接影响到电路性能和电磁兼容性能。 ? PCB板禁止布线区划分（Keepouts）

根据PCB制板工艺的要求确定禁止布线区。

图1 Stack-up编辑框

在完成上述工作以后，还要对将要进行仿真设计的PCB板做如下设置： ? 设置PCB板直流电源网络

对于含有多种电压值电源供电的PCB板，正确的设置尤显重要。在Cadence中打开Setup Advisor进入Identify DC Nets对话框，如图2，进行编辑。

图2 设置直流电源网络

? 设置器件类型

一般器件类型在原理图库中已经指定并带入PCB图中，但仍然需要对器件类型进行确认，以防不正确的设置。电阻、电阻排、电容、电感、晶体管、保险丝、二极管等都要设置成DISCRETE。

? 为所有IC和独立元器件附仿真模型

所有在仿真设计中需要模型的器件的仿真模型在原理图库中都应该正确指定，对于电阻、电容这些独立元器件需要在原理图中正确指定VALUE属性，SPECCTRAQuest可以自动为它们分配ESpice模型。

首先，打开Signal Library Brower对话框，若已有规范的完整DML模型库，我们可以直接将需要的模型库加入到工作库中。若只有IBIS模型，则需要按Translate->后选择ibis2signoise将IBIS模型转换成DML模型。如图3。

图3 仿真模型库设置框

然后打开Signal Model Assignment对话框，Auto Setup将自动分配模型给每个已经指定模型的器件。如图4。也可以按Find Model为器件手工分配模型，或按Create Model编辑生成一个模型，这需要有足够的建模经验。模型分配好后运行Signal Audit会有一个详细的报告，需要仔细的检查。

图4 仿真模型分配窗

? 设置正确的管脚类型

和器件类型一样，所有器件管脚类型在原理图中已经指定，但仍需确认。连接器、独立元器件的管脚类型应为UNSPEC。在图4窗口中点击RefDesPins栏后可以检查每个器件的每个管脚类型。

3 仿真步骤

1、拓扑的抽取

在模型添加完成后，即可进入信号线的仿真阶段。从Allegro或SPECCTRAQUEST中

都可以进入Constraint Manager，Allegro的路径是Setup－》Electrical Constraint Spreadsheet，SPECCTRAQUEST中的进入路径是Constraints－》Electrical Constraint Spreadsheet。Constrain Manager是Cadence的约束管理器，所有连线的拓扑抽取以及对网络赋拓扑都是在这儿进行的。

本文来源：https://www.bwwdw.com/article/wg9d.html