毕业设计-Bi-CMOS集成运算放大器 - 图文

论文题目: Bi-CMOS集成运算放大器的电路分析及版图设计

摘 要

集成运算放大器是一种重要电子元器件，在电子产品中得到广泛应用,可作为误差放大器、比较器、滤波器等。理想的放大器应该无噪声、具有无穷大增益和输入阻抗、无穷小输出阻抗以及零失调电压等。 在这篇论文中，我本文主要研究了运算放大器电路的工作原理和版图设计，同时还了简要解了Bi-CMOS工艺步骤。运算放大器电路主要包括输入级、偏置电路、中间级和输出级，输入信号加载到输入级并在合适的偏置下通过输出级得到放大信号。版图设计主要是熟悉设计规则，布局布线合理美观，并要进行DRC验证和LVS验证。Bi-CMOS工艺可满足现代大规模集成电路对器件性能的要求，特别适用于高压和大电流的功率电路，在今后的高性能集成电路中有很大的发展潜力。

通过本次毕业设计，我完成了一个增益为86dB,输出共模范围为3.5V，失调电压为6.5mV，摆率较小的放大器电路设计。绘制出了放大器的版图，并且通过了进行DRC验证和LVS验证。

关键词：放大器,电路,版图,工艺

Subject: Analysis and layout design of CMOS integrated OP

Abstract

Integrated operational amplifier is an important electronic components, it is used in electronic applications is very extensive currently, for example, it can be used as

I

amplifiers, comparators, filters, etc. The ideal amplifier should without noise, has infinite gain and input impedance, infinite output impedance and zero offset voltage.

In this paper, I mainly study the works of the op amp circuit principle and layout design, and also study briefly the solution of the Bi-CMOS process steps. The op amp circuit including the input stage, bias circuit, the middle stage and output stage. The input signal is loaded into the input stage and output stage amplifies the signal in the right bias. Layout design main is familiar with the design rules, the layout wiring reasonable and beautiful, and must carry on the DRC validation and LVS verification. Bi-CMOS technology to meet the requirements of modern LVSI device performance, especially suitable for high voltage and high current power circuit, there is great potential in future high performance integrated circuits.

By the graduation project, I completed a gain of 86dB; the output common-mode range is 3.5V, the offset voltage of 6.5mV, smaller slew rate amplifier circuit design. Map out the territory of the amplifier, and through the DRC verification and LVS verification.

Keywords: Amplifier, Circuit, Layout, Process

目 录

第一章 绪论 .......................................................... 1

1.1 集成运算放大器研究的目的和意义 ................................ 1 1.2 集成运算放大器的发展与前景 .................................... 2 1.3 本文的主要研究内容 ............................................ 4 第二章 CMOS运算放大器电路的理论知识 ................................. 5

2.1 集成电路的设计流程 ............................................ 5

2.1.1 功能设计阶段 ............................................. 5 2.1.2 设计描述和行为级验证 ..................................... 5

II

2.1.3 逻辑综合 ................................................. 5 2.1.4 门级验证 ................................................. 5 2.1.5 布局和布线 ............................................... 6 2.2 CMOS运算放大器电路的特点 ...................................... 6

2.2.1 集成电路的特点 ........................................... 6 2.2.2 集成运放电路的组成及各部分的作用 ......................... 7 2.3 CMOS运算放大器的设计原理 ...................................... 8

2.3.1 集成运放电路基本原理 ..................................... 8 2.3.2 集成运放电路主要性能指标 ................................. 9 2.3.3 集成运放电路的设计流程 .................................. 11 2.4 CMOS集成运放电路的设计 ....................................... 11

2.4.1 建库 .................................................... 11 2.4.2 CMOS集成运放的电路图 ................................... 12 2.4.3 CMOS集成运放的电路图仿真 ............................... 13 2.4.4 CMOS集成运放的参数计算 ................................. 19

第三章 CMOS运算放大器后端设计 ...................................... 20

3.1 版图的设计流程 ............................................... 22

3.1.1 整体设计 ................................................ 22 3.1.2 分层设计 ................................................ 23 3.1.3 版图检查 ................................................ 23 3.1.4 寄生参数的提取和后仿真 .................................. 24 3.1.5 版图的整体检查 .......................................... 24 3.1.6 完成版图 ................................................ 24 3.2 编辑版图 ..................................................... 24

3.2.1 建立版图单元 ............................................ 24 3.2.2 建立底层单元 ............................................ 25 3.2.3 编辑电路版图 ............................................ 29

III

3.3 版图验证的具体过程 ........................................... 31

3.3.1 DRC验证 ................................................ 32 3.3.2提取Extract文件 ........................................ 33 3.3.3 LVS验证 ................................................ 35

第四章 Bi-CMOS工艺 ................................................. 36

4.1 Bi-CMOS工艺的结构特点 ........................................ 37 4.2 Bi-CMOS工艺的发展与应用 ...................................... 37 4.3 Bi-CMOS工艺的分类 ............................................ 38

4.3.1 以CMOS工艺为基础的Bi-CMOS工艺 ......................... 38 4.3.2 以双极型工艺为基础的Bi-CMOS工艺 ........................ 38 4.4 Bi-CMOS工艺的工艺步骤 ........................................ 39 第五章 总结 ......................................................... 45 致 谢 ................................................................ 46 参考文献 ............................................................. 47 附录（DRC验证规则） ................................................. 48

IV

第一章 绪论

集成运算放大器(Operational Amplifier,缩写为OP)，它是带深度负反馈并由多级直接耦合放大电路组成的高增益模拟集成电路，其特点是增益很大（可达60dB -180dB），输入电阻大，输出电阻低，共模抑制比高（60 dB -170dB），失调电压小，温度漂移小，可用于正信号和负信号的输入与输出。因为其成本低，功能强大，性能好等优点，所以广泛应用于日常生活、工业生产以及高科技等各个方面。

1.1 集成运算放大器研究的目的和意义

集成运算放大器在集成电路中的应用非常广泛，它是由偏置电路、输入级、中间级和输出级组成的高增益模拟集成电路。理想放大器应该无噪声、具有无穷大增益、无穷大输入阻抗、零偏置电流以及零失调电压等。

集成电路按制造工艺的不同可分为三种：双极型工艺，MOS工艺和Bi-CMOS工艺。双极工艺是早期使用的工艺，凭借其高速度、低噪声以及较高的电流驱动能力等方面的优势，发展速度很快，目前主要的应用领域是模拟集成电路和超高速集成电路。MOS集成电路由于静态功耗很低，电源电压范围较宽、电压输出摆幅宽，而且集成度高，可与TTL电路兼容等优点，所以CMOS工艺使用广泛。随着集成电路规模的不断扩大，以及模拟集成电路与数字集成电路的工艺的兼容要求，现今的集成电路的主流技术仍然是CMOS技术。较CMOS工艺，Bi-COMS工艺的工艺流程相对比较复杂，但是以CMOS工艺为基础的Bi-CMOS工艺不仅能够很好的保证双极型器件的高性能，而且这种工艺可以制造出高精度的电容和电阻。因此Bi-CMOS工艺在今后的超大规模集成电路中有不可估量的价值。

一般而言，高精度的集成运放主要应用于测试与测量等精密仪器、汽车电子产品以及工业生产的控制系统等方面；高速集成运算放大器主要用于通信与视频设备以等方面的产品；低电压/低功耗的集成运放主要应用于手机、PDA等便携式电子产品。通用的集成运算放大器应用最为广泛，大部分需要简单信号的放大或信号的调节等电子系统都可以实用通用的集成运放。

1

图 2.3建库窗口

建完库后，就可以在自己的库下面建立电路编辑单元，如图2.4所示：

图2.4建立电路编辑窗口

2.4.2 CMOS集成运放的电路图

打开电路编辑单元就可以进行电路编辑了。其编辑结果如图2.5所示：

12

图2.5电路原理图

在这次设计中，我采用差动放大电路作为运算放大器的输入级。如电路图所示，其要求是两个管子M9和M10的参数完全相同，而且两个管子的温度也完全对称，这样的要求可以效抑制共模噪声。M2、M4和M8三管的作用是给电路提供合适的直流偏置。M12和M18的镜像电流，其作用是使M9和M10两个管子漏端的电压差为零，把下一级偏置在一个特定的电流水平。M6为电流源。M3和M11是共源放大器，可作为二级放大。M7和M14组成输出级。

2.4.3 CMOS集成运放的电路图仿真

对编辑好的电路原理图进行保存，如果提示有错误，则需仔细查看并进行改正，直至没有报错。下来就可以进行电路仿真了。

动态仿真是通过仿真器不断向电路模型输入激励信号，仿真器将验证的结果记录下来，然后通过各种方法判断输出的结果是否满足技术指标。

电路仿真Composer-schematic界面中的Tools→Analog Artist项可以打开Analog Artist Simulation，出现如图2.6所示的窗口。填写Session（包括Schematic Window、Save State、Load State、Options、Reset、Quit等菜单选项）， Setup（包括Design、

13

Simulator/directory/host、Temperature、Model Path等菜单选项）， Analyses（选择模拟类型，在Spectra下有ac、dc、tran、noise四个选项，分别对应的是交流分析、直流分析、瞬态分析和噪声分析。我们知道：交流分析是分析电流（电压）和频率之间的关系，因此在参数范围选择时是选择频率。直流分析是分析电流【电压】和电流【电压】之间的关系。Tran分析是分析参量值随时间变化的曲线）。等选项中的交直流电压、电流、温度等仿真所需的参数，然后选择需要仿真的端口，最后点击绿灯就可以进行电路的参数仿真了。

图2.6仿真窗口

※ 仿真的具体步骤

1. 在Edit Variables窗口中添加新的变量,如是对系统变量(如温度)扫描，就略去这一步。

2. 在Parametric Analysis窗口中，填入变量名称（温度变量是temp），设定扫描范围以及步长等。也可以点击setup，在pick name for variables的弹出菜单中选择所需扫描的参量（除系统参量外，菜单中所列举的都是variables中设置的变量）。

3. Outputs/To be plotted/selected on schematic子菜单用来在电路原理图上选取要显示的波形（点击连线选取节点电压，点击元件端点选取节点电流），这个菜单比较常用。当然我们需要输出的有时不仅仅是电流、电压，还有一些更高级的。比如

14

说：带宽、增益等需要计算的值，这时我们可以在Outputs/setup中设定其名称和表达式。在运行模拟之后，这些输出将会很直观的显示出来。

4. 然后运行Analysis菜单下的start子菜单，开始模拟，模拟结果会在Waveform窗口中显示。

※ 运算放大器电路图的仿真结果

大信号和小信号的瞬态响应分别由将一个0V和5V脉冲作用到单位增益结构所决定正摆率和负摆率，负摆动的大过冲是由输出级造成的，原因是电路确定的期望摆率值对负载电容充电的电流不足。 1. 其瞬态总响应如图2.7所示：

图2.7总瞬态响应

2. 其大信号上升响应如图2.8所示，摆率为4.65V/2.08485uS=2.23 V/uS。

15

图2.8大信号上升响应

3. 其大信号下降响应如图2.9所示，摆率为-4.8V/3.558552uS=-1.35 V/uS

图2.9大信号下降响应

4. 其小信号上升响应如图2.10所示，摆率为0.09977V/928.38681uS=-0.1m V/uS

16

图4.5反型槽剖面图

反型槽有两个作用：

1. 包围基区，以防止增强氧化层的扩散对基区造成过推结； 2. 包围肖特基接触，允许基区和发射区的接触刻蚀同时进行。 7. 沟道终止注入

由于模拟Bi-CMOS使用的硅晶体的（100）面，因此需要沟道终止注入提高厚场阈值的阈值电压使其高于正常的工作电压。大面积的硼沟道终止注入可以调整P型外延层上的厚场阈值电压，光刻后再进行磷沟道终止注入以确定阱区的厚场阈值电压。光刻后的剖面图如图4.6所示：

图4.6沟道终止注入剖面图

8. LOCOS处理

LOCOS氧化是采用整齐或高压来提高氧化生长速率，然后除去氮化层以及下面的缓冲氧化层。其剖面图如图4.7所示：

42

图4.7LOCOS氧化剖面图

9. 阈值调节

硼调节阈值注入可以同时提高NMOS管的阈值电压或者较低PMOS管的阈值电压。选择合适掺杂浓度的阱和外延层，可以同时将NMOS管和PMOS管的阈值电压调整到期望值。

阈值的调整工艺包括在硅片上涂光刻胶，掩膜光刻，离子注入，最后除去氧化层。其剖面图如图4.8所示：

图4.8阈值调节剖面图

10. 多晶硅的淀积及光刻

MOS晶体管的栅由淀积本证多晶硅后大面积磷淀积掺杂形成的重掺杂N型多晶硅构成的。其剖面图如图4.9所示：

图4.9多晶硅的淀积及光刻剖面图

11. 源漏注入

43

在硅片上涂一层光刻胶，采用轻掺杂的N型源漏注入的掩膜版进行光刻磷注入形成自对准于多晶硅栅的轻掺杂源区和漏区。氧化层各向同向淀积。在硅片上再涂一层光刻胶，再采用重掺杂的N型源漏离子注入。值得注意的是，PMOS晶体管不需要轻掺杂上的漏区注入。其剖面图如图4.10所示：

图4.10源漏注入剖面图

12. 金属化及保护层

双层金属流程一般需要5个步骤：接触，一层金属，通孔，二层金属，最后一层是保护层。

接触孔是用于栅和一层金属或者衬底，一层金属之间的连接，它可以有效控制硅片的电阻，并可以形成肖特基二极管。

通孔用于一层金属与二层金属之间的连接，双层互联的通孔设计需要注意几点规则：不能使用叠置类型的通孔；与第二层金属的连线必须通过第一层金属；通孔应该是非垂直形状，已取得较好的台阶覆盖。为了避免一层金属与二层金属直接接触，在它们之间通常生长一层阻挡层，一般使用TiN来作为这层阻挡层。

在硅集成电路中，金属连线一般要满足以下几点要求：与掺杂硅或者多晶硅形成的欧姆接触电阻要尽可能的小，从而提高电路的速度；金属材料的抗电迁移性能好，可以在长期较高电流密度下符合，不致引起金属失效；键合点可以长

44

期工作。最常用的金属互联线是Cu和Al。

在所有的工艺完成之后在器件的最外层加一层保护层通常选用氮化硅来作为这层保护层。其剖面图如图4.11所示：

图4.11金属化剖面图

第五章 总结

在这次毕业设计中，我的主要工作有：掌握集成运算放大器的基本工作原理；学习版图的画法及注意事项；了解Bi-CMOS工艺，并熟悉工艺流程。

在学习集成运算放大器的工作原理时，我通过查阅资料，并结合在学校学过的专业知识，从简单的单级放大器到差分放大器再到运算放大器，逐步深入了解它们的工作原理。

通过电路仿真，我更加深刻的理解了运算放大器的各个参数的意义，并且更清楚各参数的变化对电路性能的影响。例如：增益、功耗、电压摆幅、速度、线性度和噪声等，它们之间相互影响，相互制约，我们可以选择牺牲其中的一些参数，来获取其他参数给电路带来的优良性能（如可牺牲高增益来获取电路好的线性度，牺牲电压摆幅可获得低的电路功耗等）。同时我还粗略的了解了放大器的频率特性。

在版图的绘制过程中，我也学到了不少知识。首先在画单管的时候，我们可以建立自己的底层单元，在整个版图的绘制中，我们可以调用底层单元，这样不仅

45

减少工作量，而且在DRC验证出错时可以避免挪动太多，只需修改底层单元就可以将整个版图中出现的相同错误全部改正，这样就可以很方便的完成版图编辑工作。其次，在版图的编辑过程中，我也学会合理布局，尽量减小版图的面积，在减小版图面积的同时还需要考虑整体版图的美观、布局对电路性能的影响以及布线等各方的因素。最后就是验证方面的知识，主要包括DRC验证和LVS验证，了解它们的验证步骤以及验证出错后该如何修改。例如DRC验证时出错率最高的就是层与层、铝线与铝线之间的间距，这就要求我在绘制版图之前必须熟悉工艺规则；在LVS验证时，错误主要表现在管子的尺寸和个数不匹配，端口连接不匹配等，这就要求我在绘制版图的过程中药认真仔细。

最后的工作就是了解Bi-CMOS工艺，我主要了解了Bi-CMOS工艺发展及其应用领域，熟悉工艺流程。

通过毕业设计，我不但学习到许多专业知识，同时还锻炼了我在工作时的细心、耐心与虚心以及刻苦钻研的精神，这不仅是为了完成这次毕业设计，更为我以后步入社会，走上工作岗位积累了宝贵的财富。

46

本文来源：https://www.bwwdw.com/article/wdr2.html