二级运算放大电路版图设计

目录

1前言 1 2二级运算放大器电路 1 2.1电路结构 1 2.2设计指标 2 3 Cadence仿真软件 3 3.1 schematic原理图绘制 3 3.2 生成测试电路 3 3.3 电路的仿真与分析 4 3.1.1直流仿真 4 3.1.2交流仿真 4 3.4 版图绘制 5 3.4.1差分对版图设计 6 3.4.2电流源版图设计 7 3.4.3负载MOS管版图设计 7 3.5 DRC & LVS版图验证 8 3.5.1 DRC验证 8

3.5.2 LVS验证 8 4结论 9 5参考文献 9

摘要

本文利用cadence软件简述了二级运算放大器的电路仿真和版图设计。以传统的二级运算放大器为例，在ADE电路仿真中实现0.16umCMOS工艺，输入直流电源为5v，直流电流源范围27~50uA,根据电路知识，设置各个MOS管合适的宽长比，调节弥勒电容的大小，进入stectre仿真使运放增益达到40db，截止带宽达到80MHz和相位裕度至少为60。。版图设计要求DRC验证0错误，LVS验证使电路图与提取的版图相匹配，观看输出报告，要求验证比对结果一一对应。

关键词：cadence仿真，设计指标，版图验证。

Abstract

In this paper, the circuit simulation and layout design of two stage operational amplifier are briefly described by using cadence software. In the traditional two stage operational amplifier as an example, the realization of 0.16umCMOS technology in ADE circuit simulation, the input DC power supply 5V DC current source 27~50uA, according to the circuit knowledge, set up each MOS tube suitable ratio of width and length, the size of the capacitor into the regulation of Maitreya, the simulation of stectre amplifier gain reaches 40dB, the cut-off bandwidth reaches 80MHz and the phase margin of at least 60.. The layout design requires DRC to verify 0 errors, and LVS validation makes the circuit map matching the extracted layout, viewing the output report, and requiring verification to verify the comparison results one by one. Key words: cadence simulation, design index, layout verification.

1前言

近几年来，人们已投入很大力量研究版图设计自动化，计算机辅助设计方法学在给定所需功能行为描述的数字系统设计自动化方面已经非常成功。希望用以代替设计师的一部分劳动。但这并不适用于模拟电路设计。较复杂的场合，有些程序的应用遇到了阻力，需要人工干预帮助解决问题。因此，仔细研究模拟电路的设计过程，熟悉那些提高设计效率、增加设计成功机会的原则是非常必要的。人工设计得到的器件版图密度一般高于用自动化版图设计和布线程序所得到的密度，因而人机交互式版图设计和布线程序得到了广泛的应用。我们这次做的仅是基本方法，对于比较复杂的电路版图设计则不仅需要很多诸如图论在内的数据结构算法的知识应用，而且多年的电路版图设计经验也同样是非常重要的。

2二级运算放大器电路

运算放大器（简称运放）是许多模拟系统和混合信号系统中的一个完整部分。各种不同复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或滤波。运算放大器的设计可以分为两个较为独立的两个步骤。第一步是选择或搭建运放的基本结构，绘出电路结构草图。一般来说，决定好了电路结构以后，便不会更改了，除非有些性能要求必须通过改变电路结构来实现。为了满足运放的交流和直流要求，所有管子都应被设计出合适的尺寸。然后在手工计算的基础上，运用计算机模拟电路可以极大的方便对电路进行调试和修改。

2.1 电路结构

传统的二级运算放大电路的结构主要包括四部分：第一级输入级放大电路，第二级放大电路，偏置电路和相位补偿电路。电路图如图2.1所示。

图2.1 二级运算放大器电路

1

2.2 设计指标

电源电压 5v 运放增益 40dB 运放单位增益带宽 100MHz 表1.1 二级运算放大器设计指标

运放相位裕度 60 。

（1）电压放大倍数

二级运算放大器相比于共源共栅运放最大的优势就是既能提供高增益，又能提供打的摆幅。根据电路知识，我们可求得第一级和第二级增益，而电路的整体增益是两部分增益相乘的结果。由此可知，二级运算放大器可以提供高的增益。

?gm1?2gm1?gds2?gds4I5(?2??4)?gm6?gm6第二级增益：AV2??gds6?gds7I6(?6??7) 第一级增益：AV1?（2）单位增益带宽（GWB）

单位增益带宽是指运放增益为1时，电路所输入信号的频率，这是电路所能正常工作的最大频率，它是运放重要的指标之一，其中角频率的表示方法如下：

gm1单位增益带宽：GB?Cc

（3）相位裕度

电路有至少四个极点和两个零点，假定 z2、p3、p4 以及其它寄生极点都远大于 GBW，若不考虑零点z1，仅考虑第二极点p2，那么这是一个典型的两极点决定的系统。为保证系统稳定，通常要求有 63°左右的相位裕度，即保持频率阶跃响应的最大平坦度以及较短的时间响应。 但在考虑 z1之后， 这个右半平面 （RHP ） 的零点在相位域上相当于左半平面 （LHP ）的极点，所以相位裕度会得到恶化。同时如果为了将两个极点分离程度增大，则补偿电容Cc 就要增大，这也会使得零点减小，进一步牺牲相位裕度。 （4）最终设计参数：

m1 pmos w=32u l=1.6u m2 pmos w=32u l=1.6u m3 nmos w=4u l=1.6u m4 nmos w=4u l=1.6u m5 pmos w=32u l=1.6u m6 pmos w=32u l=1.6u m7 pmos w=20u l=1.6u m8 nmos w=8u l=1.6u C 0.15PF R1 0.1k 直流电源 5v 交流电压源 1v 静态电压源 2.5v 直流电流源 35uA

2

3 cadence软件仿真

3.1 schematic原理图绘制

根据上述设计好的指标，在schemetic中绘制电路图，其中一点值得注意的是这里所用到的MOS管宽长都比较大，所以采用将各个管拆分成多个管并联的方式进行电路图绘制，这样还能减少栅极上的寄生电阻。电路图检测没有错误后，然后生成符号，如图3.2所示。

图3.1 二级运算放大电路schematic原理图 图3.2 二级运算放大器生成符号

3.2 生成测试电路

仿真的电路图连接方式有两种，一种是利用上述电路检查并保存后建立symbol模型，在此模型的基础上进行直流电源，直流电流源以及交流源的连接如图。另一种可以直接在电路图的基础上添加激励源然后进行仿真；两种连接方式如下图。

图3.3 二级运算放大电路生成测试图（1） 图3.4 二级运算放大电路生成测（2）

3

3.5.2 LVS验证

LVS验证的是版图的提取与电路原理图之间的比对情况，因此这两个文件一定要具备，在任何细节上都不能有差错，其中在提取的时候需要注意两个问题，一是引脚pin的类型，电源，电流源和地属于inputoutput类型，输入类型是input，输出类型是output。二是还有字母大小写问题，两者要么都是大写，要么都是小写，一定要与电路图一一对应，只要有一项不对应，LVS验证就不会成功。

图3.15 LVS验证 图3.16 LVS验证报告比对结果

4结论

1.本次设计的基本要求是掌握cadence软件的使用方法和学会建立库和cell文件。 2.掌握版图设计的基本规则要求，为了防止错误积累，每完成一部分就要DRC验证一下，观看验证报告就可以知道错误的情况。

3.LVS验证的注意版图的提取与电路原理图之间的匹配情况，在引脚pin的类型和字母大小方面，一定要与电路图一一对应，这样LVS验证才会成功。

5参考文献

[1] 陆学斌.集成电路版图设计-北京:北京大学出版社,2012.11.

9

专业综合设计报告

题目：二级运算放大电路

姓 名： 学 号：

专 业： 电子科学与技术

学 院： 电子与信息工程学院 指导教师：

本文来源：https://www.bwwdw.com/article/w7r3.html