数电答案1-10章

习题答案 第一章

1.(a) F1?AB?BC?AC

(b) F2?((A??B?)??AB)??(AB?AB)??(AB)??A??B? (c) Y1?A?B?C?A?B?C?A?BC??AB?C??ABC

Y2?((AB)?((A?B)C)?)??AB?(A?B)C?AB?A'BC?AB'C?B(A?A'C)?AB'C?B(A?C)?AB'C?AB?BC?AB'C?A(B?B'C)?BC?A(B?C)?BC?AB?AC?BC2.(1)真值表如题表1-1所示：

题表1-1

A 0 0 1 1

B 0 1 0 1

AB'?A'B (A'?B')(A?B) 0 1 1 0

0 1 1 0

由表可知等式成立。

(2)真值表如题表1-2所示：

题表1-2

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

ABC?ABC'?AB'C 0 0 0 0 0 1 1 1

AB?AC 0 0 0 0 0 1 1 1

由表可知等式成立。

3.(1) F1'?(CD?A'B')'?(CD)'(A'B')'?(C'?D')(A?B)?AC'?AD'?BC'?BD'

F1?(C?D)(A'?B')?A'C?A'D?B'C?B'D

(2) F2'?((A'?B)(C'?D)')'?(A'?B)'?(C'?D)?AB'?C'?D

DF2?A'B?(C'D)'?A'B?C?D'

(3) F3'?((A'?B)'(B'?C)?(D'E)')'?((A'?B)'(B'?C))'?D'ED?(A'?B?(B'?C)')?D'E?(A'?B?BC')D'E?(A'?B)D'E?A'D'E?BD'EF2(A,B,C,D)?(A'B'?ABC)'(B?CD)?(A'B')'(ABC)'(B?CD)?(A?B)(B?CD)(A'?B'?C')?(AB?ACD?B?BCD)(A'?B'?C')?(B?ACD)(A'?B'?C')?A'B?BC'?AB'CD?A'BCD?A'BC'D'?A'BC'D?A'BCD'?ABC'D?A'BC'D'?A'BC'D??ABC'D'?AB'CD?A'BCD?A'BC'D'?A'BC'D?A'BCD'?ABC'D?ABC'D'?AB'CDF3?(A,B,C)?(AB?B'C?AC)'?(AB?B'C)'?(AB)'(B'C)'DF3?((A'B)'?B'C)(D'?E)'?(A?B'?B'C)DE'?(A?B')DE'?ADE'?B'DE'?(A'?B')(B?C')?A'B?A'C'?B'C'?A'B?B'C'?A'BC?A'BC'?AB'C'?A'B'C'

4.(1) F1(A,B,C)?AB?A'C?AB(C?C')?A'C(B?B')?ABC?ABC'?A'BC?A'B'C （2）

F2?AB'?BC'D?C'D'?ABC'?AC'D?A(B'?BC'?C'D)?C'(BD?D')

（3） ?A(B'?C'?C'D)?C'(B?D')?AB'?AC'?BC'?C'D'?AB'?BC'?C'D'

5.(1) 右边=A'A?A'B?AB'?B'B?A'B?AB'=左边

等式成立。

（2） 左边=AB(C?C')?AB'C?AB?AB'C?A(B?B'C)?A(B?C)?AB?AC=右边

等式成立。

（3）左边=(A?C')(B?BD?BD'?DD')?(A?C')B?AB?BC'=右边

等式成立

6.（1）F1?AB?AC?A'B?BC'?B(A?A')?AC?BC'?B?AC?BC'?AC?B （2）

（3）

（4） 7.(1)

CDAB00001011111100010110110101100101

F1?A'D?C'D?A'B'C'?ACD'

(2)

F3?AB'?(A'C?B'C)'?AB'?(A'C)'(B'C)'?AB'?(A?C')(B?C')?AB'?(AB?AC'?BC'?C')?AB'?AB?C'?A?C'F4?((AB'?A'B)'C?AB'C)(AD?BC)?((A'B'?AB)C?AB'C)(AD?BC)?(A'B'C?ABC?AB'C)(AD?BC)?ABCD?AB'CD?ABC?ABC?AB'CD?AC(B?B'D)?AC(B?D)?ABC?ACDCDAB00000010110101010101110011(3)

8.(1)

(2)

100100

F2?A'BC'D?AB'C'D?A'CD'?ABCCDAB00011110001000011101111110101100

F3?C'D'?BC'?AC'?A'BD'?ABD

ABC000111100001110110

F1?A'B?AC?((A'B)'(AC)')'

CDAB00001010110100010000110110(3)

9.(1)

(2)

101111

F2?B'C'D'?AD?AB'?((B'C'D')'(AD)'(AB')')'ABC000111100110111101

F3?B'?C'?(BC)'

CDAB0001111000111001010011XXXX1010XX

F1?AD'?A'C'D?A'B'C'?A'B'D

CDAB0000001111010001111111XXXX1001XX

F2?B?C'D

(3)

ABC000001011X1011X111

F3?A?B

第二章

一、填空题

1．CAD，CAE，设计自动化。 2．实体，结构体。 3．英文字母。

4．变量，信号。 5．顺序，并行。 二、分析与计算题

1. VHDL语言程序的基本结构可以分成几部分？简要说明各部分的作用。 解：基本结构一般由库、程序包、实体、结构体和配置5个部分构成。

库是一种用来存放预先编译好的程序包和数据集合的仓库；程序包用于存放各设计模块都能共享的数据类型、常数和子程序等。实体描述设计实体的输入输出接口信号或引脚；结构体描述设计实体的内部结构以及实体端口间的逻辑关系；配置决定选用哪一个结构体。 2. 举例说明结构体的基本格式是什么？

解：结构体的基本格式：

ARCHITECTURE 结构体名 OF 实体名 IS [说明语句] BEGIN

[功能描述语句] END 结构体名； 例：2输入或门 Library IEEE;

Use IEEE.std_logic_1164.all;

ENTITY or2 IS --or2是实体名称

PORT(a,b: IN std_logic; --定义端口输入量a,b是标准的逻辑位类型 y:OUT std_logic) --定义端口输出量y是标准的逻辑位类型 END ENTITY or2;

ARCHITECTURE ex2 OF or2 IS --ex2是结构体名称 BEGIN

y <= a ORb; --功能描述语句 END ARCHITECTURE ex2;

3.简要说明QuartusⅡ9.0设计数字系统的基本过程

解：1. 逻辑设计。首先要使用数字电路的基本设计方法设计数字系统，组合逻辑用组合逻辑的设计方法，时序逻辑用时序逻辑的设计方法。设计完成后，使用硬件描述语言（Verilog或VHDL）输入QuartusII进行综合。

2. 仿真验证阶段。编译无误后，使用调试工具（QuartusII自带的向量波形文件或ModelSim）对综合生成的结果进行仿真。首先进行功能仿真（Functional Simulation）以验证逻辑是否正确。功能仿真无误后，进行时序仿真（Timing Simulation）验证电路功能是否正常。

3. 下载调试阶段。时序仿真结果无误后，将生成的电路下载进入对应的FPGA或CPLD芯片中，进行管脚分配，所有工作完成后进行调试，若调试有误，则查找原因返回步骤1或步骤2修改设计；若调试无误则数字系统设计完成。

或者从下面6个方面介绍：

1. 创建工程文件；2. VHDL代码输入；3. 编译工程文件；4. 仿真；5. 引脚分配； 6. 器件编程。 第三章

一、填空题

1．OC，电源，负载。

2．饱和区，转折区，线性区，截止区。 3．高电平，低电平，高阻。

4．单，双极。

5．低，简单 ，大规模。 6．74LS，兼容。

7．与门阵列，或门阵列。

8．与门阵列，或门阵列，输出逻辑宏单元。

9．复杂可编程逻辑器件，现场可编程门阵列。 二、分析与计算题

1. 如何判断晶体三极管处于放大、饱和和截止状态？

解：（1）放大状态：静态工作点设置在线性放大区，工作在小信号条件下。发射结为正向偏置（对NPN管VBE>0），集电结为反向偏置（对NPN管VBC<0）。集电极电流IC与基极电流IB成正比（IC=βIB）。

（2）饱和状态：静态工作点处于饱和区，工作在大脉冲信号条件下。发射结和集电结均处于正向偏置。IC=IC(sat) <βIB IC(sat)≈VCC/RC。管压降VCE(sat)≈0。（对NPN硅管VBE=0.7V，VCE(sat)≤0.3V）。

（3）截止状态：静态工作点处于截止区，对NPN硅管VBE≤0V。发射结和集电结均处于反向偏置。IB≤0，IC≤ICEO≈0。VCE≈VCC。

2.TTL与非门有哪些主要外部特性?TTL与非门有哪些主要参数？

解：主要表现为描述与非门电路输出电压与输入电压之间的对应关系的电压传输特性曲线，由截止区、线性区、过渡区、饱和区四部分构成。

主要参数包括输出高电平电压、输出低电平电压、关门电平电压、开门电平电压、阈值电压、噪声容限等。

3.什么是线与？什么是总线结构？如何用三态输出门实现数据双向传输？

解：在实际使用中，可直接将几个逻辑门的输出端相连，这种输出直接相连，实现输出与功能的方式称为“线与”。

通过数据传送通路进行归并，将多个信息源分时传送数据流到多个目的地的传输通路。

若干个三态门挂在一条传输线上，其中一个是工作状态，其余的是高阻状态，这样数据就可以向接收端传输。这些三态门采用分时的工作方式，可以使用同一条传输线传输数据。如果这些三态门具有双向功能，每一个三态门既可以发送数据，也可以接收数据。

4. CMOS反相器的电路结构?CMOS反相器有哪些特点？

解：CMOS反相器是由一个增强型NMOS管TN和一个PMOS管TP按互补对称形式连接而成。两管的栅极相连作为反相器的输入端，漏极相连作为输出端，TP管的衬底和源极相连接电源VDD，TN管的衬底与源极相连后接地，一般地VDD>(UTN+|UTP|)，(UTN和|UTP|是TN和TP的开启电压)。 CMOS反相器具有以下几个特点：

（1）无论输入是高电平还是低电平，TN和TP两管中总是一个管子截止，另一个导通，流过电源的电流仅是截止管的沟道泄漏电流，因此，静态功耗很小。

（2）两管总是一个管子充分导通，这使得输出端的等效电容能通过低阻抗充放电，改善了输出波形，同时提高了工作速度。

（3）由于输出低电平约为0V，输出高电平为VDD，因此，输出的逻辑幅度大。

5. CMOS传输门的电路结构?如何实现高、低电平的传输？

解：CMOS传输门由一个NMOS管TN和一个PMOS管TP并联而成。

设两管的开启电压UTN=UTP。如果输入信号ui的变化范围为0~VDD，控制端C与C?的高电平设置为VDD，低电平设置为0。并将TN的衬底接低电平0V，TP的衬底接高电平VDD。 传输门的通过对控制端C与C?接高低电平不同从而实现信号的传输：

C?接低电平0V时， （1）当C端接高电平VDD时，若0

TP导通，可见ui在0~VDD的范围变化时，TN和TP中至少有一个导通，将输入电压传到输出端，uo=ui。

（2）当C端接低电平0V时，C?接高电平VDD时，ui在0~VDD的范围变化时，TN与TP都截止，输出呈高阻状态，输入电压不能传到输出端，相当于开关断开。

6. CMOS集成门电路与TTL集成门电路相比各有什么特点?

解：TTL电路的速度快，传输延迟时间短，但是功耗大。与TTL电路相比，CMOS逻辑门静态功耗小；允许电源电压范围宽；扇出系数大；抗噪容限大；带负载能力强；集成度高。

7.当TTL门电路驱动CMOS门电路时，是否需要加接口电路？

解：一般情况下，TTL门路驱动CMOS门由于电压不兼容，需加接口电路。但当TTL驱动CMOS—HCT时，由于电压参数兼容，不需另加接口电路。

8. 在74系列与非门组成的电路中，如题图3.1所示，试求门G1能驱动多少同样的与非门。要求G1输出的高、低电平满足UOH≥3.2V， UOL≤0.4V。与非门每个输入端的输入电流为IIL≤-1.6mA，IIH≤40μA。UOL≤0.4V时输出电流的最大值为IOL(max)=16mA，UOH≥3.2V时输出电流的最大值为IOH（max）= -0.4mA。G1的输出电阻可忽略不计。

G1 题图3.1

解：

当UO=UOL=0.4V时，可求得：n?当UO=UOH=3.2V时，可求得：n'?IOL(max)IIL?16?10 1.6IOH(max)2IIH?0.4?5

2?0.04故G1能驱动5个同样的与非门。 9. 电路如图3.2（a）、（b）、（c）、（d）所示，试找出电路中的错误，并说明原因。

AB“1”F1=A+BAB“0”F2=AB

AB （a） （b）

ABF3?(AB)??(CD)?CDCDF4?(AB)??(CD)?

（c） （d）

题图3.2

解：图(a)：电路中多余输入端接“1”是错误的，或门有一个输入为1，输出即为1。 图(b)：电路中多余输入端接“0”电平是错误的，与门输入有一个为0，输出即为0。。 图(c)：电路中两个与门输出端并接是错误的，会烧坏器件。因为当两个与非门的输出电平不相

等时，两个门的输出级形成了低阻通道，使得电流过大，从而烧坏器件。

图(d)：电路中两OC门输出端虽能并接，但它们没有外接电阻至电源，电路不会有任何输出电压，所以是错误的。

10．当TTL和CMOS两种门电路相互连接时，主要考虑哪几个电压和电流参数?试列出这些参数，并对每一参数进行解释。

解：当TTL和CMOS两种门电路相互连接时，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：

驱动门的VOH（min）≥负载门的VIH（min） 驱动门的VOL（max）≤负载门的VIL（max） 驱动门的IOH（max）≥负载门的IIH（总） 驱动门的IOL（max）≥负载门的IIL（总）

其中，VOH(min)指输出高电平电压；VIH（min）指输入高电平电压；VOL（max）指输出低电平电压；VIL(max)

指输入低电平电压；IOH(max)指输出高电平电流；IIH（总）指各负载门输入高电平电流IIH(max)的和；IOL(max)指输出低电平电流；IIL（总）指各负载门输入低电平电流IIL(max)的和。

11. 图3.3是用TTL电路驱动CMOS电路的实例，试计算上拉电阻RL的取值范围。TTL与非门在VOL≤0.3V时的最大输电流为8mA，输出端的T5管截止时有50μA的漏电流。CMOS或非门的输入电流可以忽略。要求加到CMOS或非门输入端的电压满足VIH≥4V，VIL≤0.3V，给定电源电压VDD=5V。

VDD=5VRLTTLCMOS题图3.3

解：

（1）根据VIH≥4V的要求和TTL与非门的截止漏电流可求得RL的最大允许值

V?VIH5?4RL?CC?K?=20K?

0.050.05（2）根据VIL≤0.3V及TTL与非门的最大负载电流可求出RL的最小允许值 V?VIL5?0.3RL?CC?K?=0.59K?

88故应取0.59K??RL?20K?。

12. 可编程逻辑器件可分为哪几类？它们之间有什么区别？

解：通常按集成度将PROM、PLA、PAL、和GAL称为低密度可编程逻辑器件(LDPLD)，而将

EPLD、CPLD、FPGA称为高密度可编程逻辑器件（HDPLD）。低密度PLD通常是指那些集成度小于1000门/每片的PLD，有集成度高、速度快、设计灵活方便和设计周期短等优点，可用来实现一些较简单的逻辑电路；高密度可编程器件HDPLD，一般是指集成密度大于1000门的PLD，具有更多的输入输出信号、更多的乘积项和宏单元，可为十分复杂的数字系统提供电路资源。

13. 实现同样的逻辑功能，PLA与PROM有何不同？

解：从结构上看，PROM是由一个固定的与门阵列构成的完全地址译码器和一个可编程的或门阵列构成的存储矩阵组成的器件。PLA的基本结构也是由与门阵列和或门阵列组成，但PLA的与门阵列和或门阵列均是可编程的。

14. 用一个PLA实现如下两个函数：

F1?AB?C?B?D??BCD?EF??EF F2?AB?CF?B?D??B?EF

解：

AA'BB'CC'DD'EE'FF'F1F2

15．什么是GAL？

解：通用阵列逻辑GAL是CMOS工艺的、可多次编程的器件，GAL用EEPROM的浮栅隧道管取代了PAL中的熔丝，可以进行100次以上的多次编程。GAL和PAL一样，有一个可编程的与阵和一个不可编程的或阵，但为了通用，GAL在或阵之后接一个输出逻辑宏单元（OLMC），可实现不同的输出模式（组合电路型输出模式、寄存器型输出模式），构成多种组合电路或时序电路。

第四章

书中图4.18是否错了。 G2A输入控制端

习 题

一、填空题

1. 常用的译码器电路有二-四译码器、二-十进制译码器和三-八译码器。

2. 由发光二极管构成的七段数码管的两种接法分别为共阳极接法和共阴极接法。 3. 在优先编码器中，是优先级别高的编码排斥优先级别低的。

4. 消除组合逻辑电路竞争冒险的方法有引入选通脉冲、输出接滤波电容和修改逻辑设计等。 5. 如果对键盘上108个符号进行二进制编码，则至少要7位二进制数码。 6. 一个二进制译码器由n个输入端，它的输出端最多有2n个。

二、分析与设计题

1. 写出题图4.1所示电路的输出信号表达式，并说明其功能。

AYB

题图4.1

解：Y?((A?(A?B)')'?(B?(A?B)')')'?AB?A'B' 实现同或功能

2. 分析题图4.2所示电路的逻辑功能。

解：Y?((A(AB)')'(B(AB)')')'?AB'?A'B 实现异或功能

3. 分析题图4.3所示电路的逻辑功能，并判断能否化简，若能，则化简，并修改逻辑设计。 解：

F?((A'?C)'(AB)'?B?C')'?(AB'C'?BC?B'C')'?(BC?B'C')'?B'C?BC'?B?C

能化简，化简结果为B异或C。

修改逻辑设计如图

BCF

AABYCFZB

题图4.2 题图4.3

4. 用与非门设计一个4变量的多数表决电路。设输出为Y，当输入A、B、C、D有3个或3个以上为1时，输出为1，其他情况输出为0。要求：列出真值表，写出输出逻辑表达式，画出逻辑电路图。

解：列真值表

A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Y 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 写

出逻辑表达

式

Y?A'BCD?AB'CD?ABC'D?ABCD'?ABCD?BCD?ACD?ABD?ABC?((ABC)'(ABD)'(ACD)'(BCD)')'画出逻辑电路图如图

ABCDY

5. 用与非门分别设计能实现下列代码转换的组合电路： （1）将8421BCD码转换为余3代码。

解：输入定义为DCBA，输出为Y4Y3Y2Y1。列出真值表

输 入 D C B A 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 输 出 Y1 Y2 Y3 Y4 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 根据真值表，并化简后列出表达式

Y1?D?CA?CB?((D)'(CA)'(CB)')'Y2?CB'A'?C'A?C'B?((CB'A')'(C'A)'(C'B)')'Y3?B'A'?BA?((B'A')'(BA)')'Y4?A'?(AA)'根据表达式画出电路图为

Y1DCY2BAY3Y4

（2）将8421BCD码转换为格雷码。

解：输入定义为DCBA，输出为Y4Y3Y2Y1。列出真值表

输 入 D C B A 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 输 出 Y1 Y2 Y3 Y4 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 根据真值表，并化简后列出表达式

Y1?D?(D')'Y2?C?D?(C'D')'Y3?CB'?C'B?((CB')'(C'B)')'Y4?B'A?BA'?((B'A)'(BA')')'根据表达式画出电路图为

Y1DY2CY3BAY4

6. 设计一个3输入的奇偶判别电路，当输入1的个数为偶数时，输出为1，当输入1的个数为奇数时，输出为0。要求：列出真值表，写出输出逻辑表达式，画出逻辑电路图。

解：定义3个输入分别为A、B、C，输出为Y。根据题意列出真值表为

A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y 1 0 0 1 0 1 1 0

写出输出逻辑表达式为 Y?A'B'C'?A'BC?ABC'?AB'C

ABYC

7. 用门电路设计一个全减器。

解：先设定变量，其中Ai和Bi表示二进制数的第i位，Ci表示本位最终运算结果，即就是低位向本位借位或本位向高位借位之后的最终结果，Di-1表示低位是否向本位借位，Di表示本位是否向高位借位。全减器真值表如下：

输 入 Ai Bi 输 出 Di?1 Ci Di 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 根据真值表得表达式如下 Ci?Ai'Bi'Di?1?Ai'BiDi?1'?AiBi'Di?1'?AiBiDi?1

Di?Ai'Bi'Di?1?Ai'BiDi?1'?Ai'BiDi?1?AiBiDi?1?Ai'Di?1?Ai'Bi?BiDi?1

根据表达式得到电路图如图

AiBiCiDi-1Di

8. 用4位加法器74LS283设计一个将8421BCD码转换为余3代码的电路。

解：因为对于同一个十进制数，余3码比相应的8421BCD码多3，因此要实现8421 BCD码到余3码的转换，只需从8421 BCD码加上3(0011)即可。所以，在全加器74LS283的A4~A1接上8421BCD码的四位代码DCBA，B4~B1上接固定代码0011，74LS283的输出就是对应的余3代码Y4Y3Y2Y1，其逻辑电路如图所示。

ABCDA1A2A3A4F1F2F3F4Y1Y2Y3Y41B174LS283B2B3B4CICO0

9. 某车间有红、黄两个故障指示灯，用来指示3台设备的工作情况。如果一台设备出现故障，黄灯亮；如果两台设备出现故障，红灯亮；如果3台设备都出现故障，黄灯、红灯同时亮。试用与非门设计一个电路实现上述要求的逻辑电路。

解：三台设备为输入变量，分别用A、B、C表示，并规定设备故障为1，正常为0。故障指示灯红灯为R，黄灯为Y ，并规定亮为1，不亮为0。

则根据题意，画出逻辑真值表为 Ａ Ｂ Ｃ 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 根

据

真

值

表

，

写

出

R Y ０ ０ ０ １ ０ １ １ ０ ０ １ １ ０ １ ０ １ １ 逻辑表达式为

R?A'BC?AB'C?ABC'?ABC?AB?AC?BC?((AB)'(AC)'(BC)')'

Y?A'B'C?A'BC'?AB'C'?ABC?((A'B'C)'(A'BC')'(AB'C')'(ABC)')'

用与非门设计电路为

YABCR

10. 设计一个交通灯故障检测电路。要求，红灯、黄灯、绿灯只有一个亮时，输出Y=0，无灯亮或有两个以上灯亮时，输出Y=1。要求列出逻辑真值表、写出输出表达式，并画出逻辑电路图。

解：取红、黄、绿三个灯为输入变量，分别用R、A、G表示，并规定灯亮时为1，不亮时为0。 根据题意列出逻辑真值表

R A G 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y 1 0 0 1 0 1 1 1 写出输出表达式 Y?R'A'G'?R'AG?RA'G?RAG'?RAG?R'A'G'?RA?RG?AG 根据表达式画出逻辑电路图

RAYG

11. 用8选1数据选择器75LS151和必要的门电路实现下列逻辑函数。 （1）Y(A,B,C)?ABC?A?B?AC?

（2）Y(A,B,C,D)?ABC?A?BD?AC?D?

（3）Y(A,B,C)??m(2,4,5,6) （4）Y(A,B,C,D)??m(1,4,5,8,10,13) 解：数据选择器74LS151的输出为

Y?(C?B?A?)D0?(C?B?A)D1?(C?BA?)D2?(C?BA)D3?(CB?A?)D4

?(CB?A)D5?(CBA?)D6?(CBA)D7 （1）化为

Y?(A'B'C')0?(A'B'C)0?(A'BC')1?(A'BC)1?(AB'C')1

?(AB'C)0?(ABC')1?(ABC)1将式子与选择器式子对照可知，只要令数据选择器74LS151的输入C=A，B=B，A=C，D0=D1=D5 =0，D2=D3=D4= D6= D7=1，则其输出Y就是所求的逻辑函数Y。电路的接法如图所示。

0D0D1YD2D3WD4D574LS151D6D7CBAY1ABCG

（2）化为

Y?(A'B'C')0?(A'B'C)0?(A'BC')D?(A'BC)D?(AB'C')D'

?(AB'C)0?(ABC')D'?(ABC)1将式子与选择器式子对照可知，只要令数据选择器74LS151的输入C=A，B=B，A=C，D7=1，D0=D1=D5=0，D2=D3=D，D6=D4=D’，则其输出Y就是所求的逻辑函数Y。电路的接法如图所示。

0DD0D1YD2D3WD4D574LS151D6D7ABCGY1CBA

（3）化为

Y?A'BC'?AB'C'?AB'C?ABC'?(A'B'C')0?(A'B'C)0?(A'BC')1?(A'BC)0?(AB'C')1?(AB'C)1?(ABC')1?(ABC)0

将式子与选择器式子对照可知，只要令数据选择器74LS151的输入C=A，B=B，A=C，D2 =D4 =D5 =D6=1，D0=D1=D3= D7=0，则其输出Y就是所求的逻辑函数Y。电路的接法如图所示。

01D0D1YD2D3WD4D574LS151D6D7ABCGYCBA

（4）化为

Y?(A'B'C')D?(A'BC')D'?(A'BC')D?(AB'C')D'?(AB'C)D'?(ABC')D

?(A'B'C')D?(A'B'C)0?(A'BC')1?(A'BC)0?(AB'C')D'?(AB'C)D'?(ABC')D?(ABC)0将式子与选择器式子对照可知，只要令数据选择器74LS151的输入C=A，B=B，A=C，D2=1，D1=D3=D7=0，D0=D6=D，D4=D5=D’，则其输出Y就是所求的逻辑函数Y。电路的接法如图所示。

D01D0D1YD2D3WD4D574LS151D6D7ABCGYCBA

12. 用3线-8线译码器74HC138和必要的门电路实现下列逻辑函数。 （1）Y(A,B,C)?A?C?AB

（2）Y(A,B,C)?AC?A?B?BC? （3）Y(A,B,C)??m(1,3,5,7) ?Y1(A,B,C)?A?B?B?C?（4）?Y2(A,B,C)?ABC??B?C?

?Y(A,B,C)?A?BC?AB?C??3解：（1）

Y?A'C?AB?A'B'C?A'BC?ABC?ABC'?m1?m3?m6?m7?(m1'm3'm6'm7')'

CBAABCY010Y1Y274HC138Y3Y4G1Y5Y6G2AY7G2BY

（2）Y?AC?A'B?BC'?m2?m3?m5?m6?m7?(m2'm3'm5'm6'm7')'

CBAABCY010Y1Y274HC138Y3Y4G1Y5Y6G2AY7G2BY

（3）Y?m1?m3?m5?m7?(m1'm3'm5'm7')'

CBAABCY010Y1Y274HC138Y3Y4G1Y5Y6G2AY7G2BY

（4） Y1?A'B?B'C?m1?m2?m3?m5?(m1'm2'm3'm5')' Y2?ABC'?B'C'?m0?m4?m6?(m0'm4'm6')' Y3?A'BC?AB'C'?m3?m4?(m3'm4')'

CBAABCY010Y1Y274HC138Y3Y4G1Y5Y6G2AY7G2BY1Y2Y3

13. 试用两个4位数值比较器74LS85组成3个二进制数A（a3a2a1a0）、B（b3b2b1b0）、C（c3c2c1c0）的比较电路。要求能够判断3个数是否相等、A是否最大？A是否最小，并分别给出三个相等、A最大、A最小的输出信号。可以附加必要的门电路。

解：三个相等、A最大、A最小的输出信号分别为G、L、M，高电平有效。组成的比较电路如图所示。

LGMa3b3a2b2a1b1a0b01015113141211109432FA?BA3FA?BB3A2FA?BB2A1B174LS85A0B0IA?BIA?BIA?B567a3c3a2c2a1c1a0c01015113141211109432FA?BA3FA?BB3A2FA?BB2A1B174LS85A0B0IA?BIA?BIA?B567

14. 画出用显示译码器74LS47驱动发光二极管七段数码管的电路连接图，要求：一共有6个数码管，小数点前有3位，小数点后有3位。

解：驱动电路连接图如图

a...g74LS47RBIa...g74LS47a...g。a...g74LS47a...g74LS47a...g74LS4774LS47。RBO。RBI。RBO。RBI。RBO。RBI。RBO。RBI。RBO。RBI。RBO。11

15. 判断下列各式是否存在竞争冒险？ （1）Y?AB?A?C

（2）Y?AB?A?B??A?C （3）Y?A?B?AC?B?C? 解：（1）当B=C=1时，原式变成Y=A+A’，所以存在竞争冒险 （2）当B=C=1时，原式变成Y=A+A’, 所以存在竞争冒险 (3)当B=C=1时，原式变成Y=A’+A, 所以存在竞争冒险

16. 试编写出用半加器构成全加器的VHDL语言程序。

第五章第五章正文中

5-2 表达式 JK触发器的特性方程 好像写错了。

习 题

一、填空题

1. 1个触发器可以记忆1位二进制信息，l位二进制信息有0和1两种状态。 2. 触发器功能的表示方法有特性表、特性方程 和状态转换图。 3. JK触发器的特性方程是Qn?1?JQn?K?Qn。

4. 主从JK触发器克服了同步JK触发器的空翻问题，但其本身存在一次变化问题。

5. 触发器在输入信号发生变化前的状态称为 现态 ，用Q表示，而输入信号发生变化后触发器所进入的状态称为 次态 ，用Qn?1n表示。

6. 按逻辑功能来划分，触发器还可以分为RS触发器、 JK 触发器、 D 触发器和T触发器等四种类型。

7. 维持阻塞D触发器是在时钟信号CLK的上升沿触发，其特性方程为Q 8. n个触发器可以记忆2n种不同的状态。

9.T触发器的特征方程是Qn?1n当CLK有效时，若T=0，则T触发器的输出状态为Q。 ?T?Qn。

n?1?D。

10. 当CLK无效时，D触发器的状态为Qn；当CLK有效时，D触发器的状态为D。

二、分析与设计题

1. 画出题图5.1所示由与非门组成的基本触发器输出端Q、Q?的电压波形，输入端S?、R?的电压波形如图中所示。

S?G1QS?G20R?Q?tR?0t

题图5.1

S?0R?0Qtt0t解：电压波形如图

2. 画出题图5.2所示由或非门组成的基本触发器输出端Q、Q?的电压波形，输入端R、S的电

G1R0t压波形如图中所示。

QRG2SQ?0S0tt

题图5.2

R0S0Qtt0Q’t0解：电压波形如图

3. 在题图5.3所示的电路中，若CLK、R、S的电压波形如图中所示，试画出输出端Q、Q?所

t

11JC11KQ01JC11KQ1CLK0t?Q0Q1?CLK

题图5.11

CLK0Q0ttt0Q10解：电压波形如图

13. 已知D触发器如题图5.12所示，请将其转换为JK触发器。 解：Qn?1?JQn'?K'Qn?D，将其转换为JK触发器如图

KDJ1DC1QQ?CLK

14. 已知D触发器如题图5.13所示，请将其转换为T触发器。

D1DC1QQ?D1DC1QQ?CLKCLK

题图5.12 题图5.13

DT

1DC1QQ?CLK 解：Qn?1?T?Q?D，将其转换为T触发器如图

n

15. 用VHDL语言描述RS触发器的逻辑功能，并完成编译和波形仿真。 第六章

习 题

一、填空题

1. 寄存器可以分为基本寄存器和移位寄存器两种。

2. 74LS161是具有同步置数、异步清零、保持和计数4种功能。 3. 时序逻辑电路输出信号的特点可以分为Mealy型和Moore型。

4. 计数器按内部触发器是否同时翻转可以分为同步计数器和异步计数器。

5. 计数器按计数增减趋势不同 可以分为加法计数器、减法计数器和可逆计数器。 6. 用n个D触发器构成的环形计数器，其有效循环中状态数为n个。 7. 用n个D触发器构成的扭环形计数器，其有效循环中状态数为2n个。 8. 用4位二进制加法计数器计数，最多可以计15个脉冲信号。

9. 要使8位代码全部串行移入8位寄存器中，需要串行输入8个移位脉冲。 10. 4位同步并行输入寄存器输入一个新的4位数据需要1个移位脉冲信号。

二、分析与设计题

1. 分析题图6.1所示时序逻辑电路的逻辑功能，要求写出电路的驱动方程、状态方程和输出方程，画出状态转换图，说明能否自启动。

FF11JC11KCLKQ1Q1?FF21JC11KQ2?Q2FF31JC11K?Q3Q3?Q3Y

题图6.1

J1?K1?Q3n'解：该电路为同步时序逻辑电路，驱动方程为J2?K2?Q1nK3?Q3n

nJ3?Q1nQ2特性方程为Qn?1?JQn'?K'Qn

nnnnQ1n?1?J1Q1'?K1'Q1?Q3n'Q1'?Q3nQ1状态方程为Q2n?1nnnnn?J2Qn2'?K2'Q2?Q1Q2'?Q1'Q2

nnnnnnnQ3n?1?J3Q3'?K3'Q3?Q1nQ2Q3'?Q3n'Q3?Q1nQ2Q3'输出方程为Y?Q3n

状态转换表为

现 态 nQ3n Q2 Q1n 次 态 Q3n?1 Q2n?1 Q1n?1 输 出 Y 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 画出状态转换图如图

Q3Q2Q11 0 1 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 1 1 100/1000/0/1/Y001/0111011/0101/1010/0/1110

能自启动。

2. 分析题图6.2所示时序逻辑电路的逻辑功能，要求写出电路的驱动方程、状态方程和输出方程，画出状态转换图，说明能否自启动。

FF11Q11FF21JC11KQ21FF31JC11KQ31JC11KQ1?CLK?Q2?Q3?Q3

题图6.2

J1?K1?1解：该电路为异步时序逻辑电路，驱动方程为J2?K2?1

J3?K3?1特性方程为Qn?1?JQn'?K'Qn，三个触发器均为下降沿触发的器件，实现翻转功能

nQ1n?1?Q1'状态方程为Q2n?1?Qn2'

nQ3n?1?Q3'由于该电路无输出端，故无输出方程画出状态转换图如图

000001010011Q3Q2Q1/Y111110101100

能自启动。

3. 画出题图6.3所示时序逻辑电路的状态转换表和状态转换图，并分别说明A=0和A=1时电路的逻辑功能。

FF1A1JC11KCLKQ1Q1?FF21JC11KQ2?Q2

题图6.3

解：该电路时同步时序逻辑电路，下降沿触发。驱动方程为

J1?AJ2?AQn1nK1?(AQ2')'K2?Qn1

特性方程为Qn?1?JQn'?K'Qn 状态方程为

nnnnnnnQ1n?1?J1Q1'?K1'Q1?AQ1'?AQ2'Q1?AQ1'?AQ2'Qn?12?J2Q'?K2'Q?AQQ'?Q'Qn2n2n1n2n1n2

状态转换表为

现 态 次 态 Q2n?1 Q1n?1 A Q2n Q1n 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 画出状态转换图如图

0 0 0 0 1 0 0 0 0 1 1 1 1 1 0 0 0111Q2Q10001Q2Q11000A=011A=110

A=0时是不能自启动的1进制计数器；A=1时是能自启动的三进制计数器。

4. 分析题图6.4所示的计数器在X=0和X=1时分别为几进制计数器。

XABC DENPCO74LS161ENTLOADCLRCLKQAQBQCQD1CLKC1

题图6.4

解：该计数器利用置数法实现N进制。当X=0时，DCBA为0010，当计数到1010时符合置数条件，将同步置数为0010，所以计数范围为0010-1010，为9进制计数器。

当X=1时，DCBA为1000，当计数到1010时符合置数条件，将同步置数为1000，所以计数范围为1000-1010，为3进制计数器。

5. 分析题图6.5所示的计数器为几进制计数器。 解： 由于CP2与Q1相连，同时计数脉冲从从CP1输入、从QD输出。则得到十进制计数器。Q4Q3Q2Q1

从0000开始计数时，此时R01?R02=0且S91?S92=0时，计数器在输入计数脉冲的下降沿进行计数。当计

数到1000时，即R01?R02=1且S91?S92=0时，计数器被异步置0。所以计数范围为0000-0111，为8进制计数器。

6. 用双向移位寄存器74LS194和必要的门电路构成十二进制加法计数器。 解：M=12时，n=6，用两片74LS194构成妞环形计数器实现。

D1AD2BD3CD4DSL74LS194SRS0S1CLRCLKQAQAQBQBQCQCQDQD01111S11CLKSL1D11D21D31D411ABCDSL74LS194SRS0S1CLRCLKQAQBQCQD

7. 用JK触发器和必要的门电路构成同步十一进制加法计数器。

CLKQAQBR0174LS290QCR02QDS91S92CP1CP2Q1Q2Q3Q4

题图6.5

解：因为十一进制计数器必须有11个不同的电路状态，所以需要用4个触发器组成。可画出电路状态Q4Q3Q2Q1的状态图和对应的卡诺图。输出为C。

0000/11010/0/00001/00010/00011/00100/0Q4Q3Q2Q11001/01000/00111/00110/00101/C

画出卡诺图如图。

nnQ2Q1nnQ2Q1nnQ4Q300011110nnQ4Q30000100×11101××1000×0000001/00010/00100/00011/0010101/00110/01000/00111/011××××/×××××/×××××/×××××/×101001/01010/0××××/×0000/1n?1n?1n?1n?1Q4Q3Q2Q1/C的卡诺图000111100×1

nnQ2Q1nn00Q4Q3n?1Q4的卡诺图

nnQ2Q100QQn4n30101×01110××1001×00111×11100××1011×00001111001×00001111000×0Q3n?1的卡诺图

n?1Q2的卡诺图

QQn4n3nnQ2Q10010100×01100××1011×0nnQ4Q3nnQ2Q10000100×01100××1000×100011110000111101×10×0Q1n?1的卡诺图

从卡诺图写出电路的状态方程得到

C的卡诺图

n?1nnnnnnnnnnnnnnnnnnnnnnnQ4?Qn4Q2'?Q3Q2Q1?Q4Q2'?Q3Q2Q1(Q4?Q4')?Q4Q2'?Q3Q2Q1Q4'?Q3Q2Q1Q4'?Q2'Q4nnnnnnnnnnnQ3n?1?Q3Q2'?Q3Q1'?Q3n'Q2Q1?Q2Q1Q3'?(Q2'?Q1n')Q3n?1nnnnnnnnnQ2?Qn'Q?Q'QQ'?QQ'?Q'Q'Q2142112412nnnnnnnQ1n?1?Qn2'Q1'?Q4'Q1'?(Q2'?Q4')Q1'?0Q1nC?Qn4Q2将上式与JK触发器的特性表达式QnnJ4?Q3nQ2Q1nnJ3?Q2Q1nK4?Q2nnK3?Q2Q1nK2?Q4?Q1n

n?1?JQn'?K'Qn对照，即可得到驱动方程为

J2?Q1nnJ1?Qn2'?Q4'nC?Qn4Q2K1?1根据驱动方程画出电路图略。

将无效状态带入状态方程计算，说明电路能自启动

8. 用T触发器和必要的门电路构成十三进制减法计数器。

提示：先利用T触发器构成十六进制减法计数器，然后再用反馈清零法或置数法构成十三进制计数器。具体求解过程不再给出。

9. 试分别用74LS161的异步清零和同步置数功能构成十进制计数器。 解：异步清零和同步置数功能构成十进制计数器如图

ABC DENPCOENT74LS161LOADCLRCLKQAQBQCQDCQAQBQCQD111ABC DENPCO74LS161ENTLOADCLRCLKQAQBQCQDCQAQBQCQD1

10. 试用74LS194设计一个5位环形计数器，要求电路能够自启动。 答案略

11. 用两片74LS290构成二十四进制计数器。

解：CP1输入计数脉冲为5进制计数器，利用图示连法，器件计数到24时实现异步清零，所以技术范围为0-23，为24进制计数器。

cp09QAQB512R40174LS290QC13R02QD81S913SCP1CP29210119QAQB512R40174LS290QC13R02QD81S913S9201011CP1CP2Y5Y4Y3Y2Y1

12. 试用两片74LS160和必要的门电路构成三十一进制的加法计数器。

1CLKABC DENPCO74LS160ENTLOADCLRCLKQAQBQCQD1ABC DENPCO74LS160ENTLOADCLRCLKQAQBQCQD1QAQBQCQDQAQBQCQDC

解：由于31是一个不能分解的素数，所以必须采用整体置数或整体置零的连接方式。若采用整体置数法，则应先将两片按同步连接方式接成10×10=100进制计数器，然后用电路计为30的状态译出LD’=0信号，如图所示，这样在电路从零状态开始计数，计入31个脉冲后将返回全零状态，形成三十一进制计数器。

13. 用同步十进制计数器74LS160和8选1数据选择器74LS151设计一个计数器型序列信号发生器，产生周期性序列信号0100110101。

解：选用74160，可列出在CLK连续作用下计数器状态Q3Q2Q1Q0与要求产生的输出Z之间关系的真值表，如表所示。

CLK顺序 0 1 2 3 4 5 6 7 8 n?1 Q3n?1 Q2n?1 Q1n?1 Q0Z 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 9 1 0 0 1 1 选用8选1数据选择器，则它的输出逻辑式可写为

'''''''''Y?D0(A2A1A0)?D1(A2A1A0)?D2(A2A1A0)?D3(A2A1A0)?D4(A2A1'A0)?D5(A2AA0)?D6(A2A1A)?D7(A2A1A0)由真值表写出Z的表达式，并化成与上式对应的形式则得到

'''''''Z?0.(Q2Q1'Q0)?1.(Q2Q1'Q0)?0.(Q2Q1Q0)?0.(Q2Q1Q0)?Q3'(Q2Q1'Q0)'1'0

?Q(Q2QQ0)?0.(Q2Q1Q)?Q(Q2Q1Q0)'3'1'0'3

'令A2?Q2,A1?Q1,A0?Q0,D0?D2?D3?D6?0,D4?D5?D7?Q3,D1?1，则数据选

择器的输出Y即所求之Z。所得到的电路如图所示。

AQ0BQ1CD74LS160Q2Q3ENPENTCOLOADCLRCLK1D0D1YD2D3WD4D574LS151D6D7A0A1A2ZCLK

14. 设计一个串行数据检测电路，当连续出现3个和3个以上的1时，电路输出1，其余情况下电路输出0。

解：（1）逻辑抽象，建立原始状态图

检测电路的输入信号是串行数据，输出信号是检测结果，从起始状态出发，要记录连续输入3个和3个以上1时的情况，大体上应设置4个内部状态，即取M=4。

现在用X和Y分别表示输入数据和输出信号，用S0表示起始状态，用S1、S2、S3表示连续输入1个1、2个1、3个1和3个以上1时的电路的状态。

根据题意，可建立起如图所示的原始状态图。起始状态为S0，输入第一个1输出为0，状态转换到S1，连续再输入一个1输出为0，状态转换到S2，连续输入第三个1输出为1，状态转换到S3，此后只要连续不断地输入1，输出应该总是1，电路也应保持S3状态不变。不难理解，电路无论处在什么状态，只要输入为0，都应回到S0，以便重新进行检测。

1/00/0S0S10G1/0S21/1S31/10/00/00/0

(2)进行状态换件，画最简状态图 ①确定等价状态

仔细观察可以发现，S2和S3是等价的。因为无论是在状态S2还是S3，当输入为1时输出均为1，且都转换到次态S3；当输入为0时输出均为0，且都转换到次态S0。

②合并等价状态

把S2和S3合并起来，且用S2表示。图所示是经过化简后得到的最简状态图。

1/00/0S0S11/0S21/10/00/0

（3）进行状态分配，画出用二进制数编码后的状态图 ①因状态数M=3，应取n=2。

②进行状态编码，取S0=00，S1=01，S2=11 ③画编码后的状态图，如图所示

1/00/000011/0111/10/00/0

（4）选择触发器，求时钟方程、输出方程和状态方程 ①采用两个上升沿的边沿JK触发器。 ②采用同步方案，即取CP1=CP0=CP

③求输出方程，画出输出信号Y的卡诺图，得到输出Y?XQ1n

Q1nQ0nX01000100110110××Q1nQ0nX010001001111001110××××000001Y的卡诺图

电路次态的卡诺图Q1nQ0n

Q1nQ0nX01000101110110××X01000101110110××0001Q1n?1的卡诺图④求状态方程，画出卡诺图，得到

（5）求驱动方程 JK触发器的特性方程为Qn?1

Q0n?1的卡诺图

Q1n?1?XQ0nQn?10?X?JQn'?K'Qn

① 变换状态方程，使之形式与特性方程相同

本文来源：https://www.bwwdw.com/article/w2s3.html