微电子工艺2011试卷 - - 张建国 - 答案

更新时间：2024-04-17 08:32:01 阅读量：综合文库文档下载

说明：文章内容仅供预览，部分内容可能不全。下载后的文档，内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的，是否完整无缺。

微电子工艺期末考试推荐度：
相关推荐

学院姓名学号任课老师考场教室__________选课号/座位号

………密………封………线………以………内………答………题………无………效……

电子科技大学2010 - 2011学年第二学期期末考试 B 卷

课程名称：微电子工艺考试形式：开卷考试日期： 20 年月日考试时长：120 分钟课程成绩构成：平时 10 %，期中 %，实验 %，期末 90 % 本试卷试题由三部分构成，共 4 页。

题号得分得分一、简答题（共72分，共 12题，每题6 分）

1、名词解释：集成电路、芯片的关键尺寸以及摩尔定律

集成电路：多个电子元件，如电阻、电容、二极管和三极管等集成在基片上形成的具有确定芯片功能的电路。

关键尺寸：硅片上的最小特征尺寸

摩尔定律：每隔12个月到18个月，芯片上集成的晶体管数目增加一倍，性能增加一倍

2、 MOS器件中使用什么晶面方向的硅片，双极型器件呢？请分别给出原因。

MOS：<100> Si/SiO2界面态密度低；双极：<111> 生长快，成本低

3、倒掺杂工艺中，为形成p阱和n阱一般分别注入什么离子？为什么一般形成P阱所需的离子注入能

量远小于形成n阱所需的离子注入能量？ PMOS管一般做在p阱还是n阱中？

P阱：注B；N阱：注P。B离子远比P离子要轻，所以同样注入深度，注P所需能量低 PMOS管做在n阱中

4、解释质量输运限制CVD工艺和反应速度限制CVD工艺的区别，哪种工艺依赖于温度，为什么LPCVD

淀积的薄膜比APCVD淀积的薄膜更均匀？

质量输运限制CVD：反应速率不能超过传输到硅片表面的反应气体的传输速率。反应速度限制CVD：淀积速度受到硅片表面反应速度的限制，依赖于温度。

LPCVD工作于低压下，反应气体分子具有更大的平均自由程，反应器内的气流条件不重要，只要控制好温度就可以大面积均匀成膜。

一二三四五六七八九十合计第 1 页共 6 页

学院姓名学号任课老师考场教室__________选课号/座位号

………密………封………线………以………内………答………题………无………效……

5、解释为什么目前CMOS工艺中常采用多晶硅栅工艺，而不采用铝栅工艺？

多晶硅栅工艺优点：

1、通过掺杂得到特定电阻

2、和二氧化硅更优良的界面特性 3、后续高温工艺兼容性 4、更高的可靠性

5、在陡峭的结构上的淀积均匀性 6、能实现自对准工艺

6、现在制约芯片运算速度的主要因素在于RC延迟，如何减少RC延迟？

办法：1、采用电导率更高的互连金属，如Cu取代Al 2、采用低K质介质取代SiO2作为层间介质

7、列出引入铜金属化的五大优点，并说明铜金属化面临的三大问题，如何解决这些问题？

优点：1、电阻率减少，RC延迟减少 2、减少功耗

3、更高的集成密度 4、良好的抗电迁移特性 5、更少的工艺步骤

问题：1、铜的高扩散系数，有可能进入有源区产生漏电 2、不能采用干法刻蚀 3、低温下很快氧化

办法：采用大马士革工艺、增加铜阻挡层金属

8、解释什么是硅栅自对准工艺，怎么实现以及有何优势。

提供稳定的金属半导体接触结构、减小源和漏区接触电阻以及栅极和源极以及漏极的寄生交叠电容的工艺。

实现过程：侧墙形成—过渡金属（如Ti）PVD淀积—低温RTP—氨水和双氧水混合液湿法化学腐蚀—高温RTP。

主要优点在于避免光刻的对准误差。

9、化学放大如何在光刻胶中实现？为什么要对化学放大深紫外光刻胶进行后烘？对化学放大深紫外光

刻胶，PHS树脂与显影液之间是否发生了化学反应？实现：采用一种光酸产生剂（PAG），进行酸致催化反应而增加DNQ酚醛树脂的敏感性。这种酸仅在曝光区中产生。

后烘：化学放大光刻胶含有化学保护成分使其不溶解于显影液。曝光后曝光区域由PAG产生酸，在后烘步骤加热时，通过催化反应将保护基团移走，曝过光的区域树脂可溶于显影液。 PHS树脂与显影液之间没有发生化学反应。

10、什么是离子注入时的沟道效应？列举出三种控制沟道效应的方法。

沟道效应：单晶硅原子为长程有序排列，当注入离子未与硅原子碰撞减速，而是穿透了晶格间隙时，

第 2 页共 6 页

学院姓名学号任课老师考场教室__________选课号/座位号

………密………封………线………以………内………答………题………无………效……

就发生了沟道效应，使预期的设计范围（如掺杂深度和浓度）大大扩展。方法：1、倾斜硅片 2、掩蔽氧化层 3、预非晶化 11、列举出3种抑制CMOS电路中闩锁效应（Latchup）的方法？

方法：1、深埋层 2、倒掺杂阱

3、采用SOI基片 4、采用外延层

12、简述有哪几种平坦化工艺，为什么CMP对现今深亚微米光刻很关键？要实现铜金属化必须要采用

CMP，为什么？

反刻、玻璃回流、旋涂膜层以及化学机械平坦化（CMP）

表面起伏使光刻时对线宽失去控制，无法在光刻平面内对准；而通过CMP平坦化硅片表面可以减少焦深从而获得较高的图形分辨率。

铜不能利用于干法刻蚀，而要形成铜金属互连，只能采用CMP实现大马士革工艺。得分二、作图题（共12分）

1、简单示意画出制作在P+硅衬底的P-外延层上的PMOS管的剖面结构示意图，并标注出电极以及阱、

源区和漏区的掺杂类型。（3分）

2、从LOCOS工艺和STI工艺这两种隔离工艺中任选一种画出形成隔离氧化硅的工艺流程图，包括基本

的介质层生长（氧化和淀积）、光刻（请注明正胶、负胶）、以及刻蚀工艺。（9分） LOCOS隔离工艺

第 3 页共 6 页

学院姓名学号任课老师考场教室__________选课号/座位号

………密………封………线………以………内………答………题………无………效……

STI隔离工艺

第 4 页共 6 页

学院姓名学号任课老师考场教室__________选课号/座位号

………密………封………线………以………内………答………题………无………效……

得分三、计算题（共16分）

1、硅片热氧化生长遵从如下公式：t2ox＋Atox＝B(t + τ)，其中tox为硅片经过t时间后SiO2的生长厚度(μm)；

B为抛物线速率系数(μm2/h)；B/A为线性速率系数(μm/h)；τ为生成初始氧化层（同一工艺参数）所用的时间(h)。我们希望通过对一初始表面氧化层厚度为0的硅片进行一2段氧化过程：干氧(0.5 h)—湿氧(2 h)来生成厚的SiO2薄膜作为隔离场氧层。干氧温度为1100℃，湿氧水汽氧化温度为920℃。已知：920℃下水汽氧化相关工艺参数分别为：A=0.50μm，B=0.20μm2/h；1100℃下干氧氧化相关工艺参数分别为：A=0.09μm，B=0.03μm2/h。试计算： a、0.5 h内干氧生成的SiO2厚度（μm）；（2分） b、2 h内湿氧水汽氧化所生成的SiO2厚度（μm）；（4分） c、整个氧化过程所消耗的硅层的厚度（μm）。（2分）

提示：在计算a、b时请注意，需要通过之前的初始SiO2层厚度来确定对应氧化步骤的初始SiO2层生长时间τ（非真实生长时间，令t=0即得）。

解：(a) ∵ t2ox + Atox＝B(t + τ)，又∵初始氧化层厚度为0； ∴ τ1 ＝ ( t2ox + Atox ) / B = 0 h

∵ t2ox＋Atox＝B(t +τ1)，又∵ t1=0.5 h；

∴ t2ox＋0.09tox＝0.03×(0.5 +0)；即 tox＝ 0.0855 μm

答：0.5 h内干氧生成的SiO2厚度为0.0855μm。

(b) ∵ t2ox + Atox＝B(t +τ2)，又∵湿氧时初始氧化层厚度为0.0855μm； ∴ τ2 ＝ ( t2ox + Atox ) / B = 0.25 h

∵ t2ox＋Atox＝B(t2 +τ2)，又∵ t2=2 h；

∴ t2ox＋0.5tox＝0.2×(2 +0.25)；即 tox＝ 0.4659μm

答：2 h内湿氧水汽氧化所生成的SiO2厚度为0.4659μm。

答：整个氧化过程所消耗的硅层的厚度为0.2481μm。

2、绝缘层上硅（SOI）材料现在在抗辐照超大规模集成电路中得到广泛的应用。我们希望采用大束流氧

离子注入机制备12英寸SOI材料，注入时扫描面积为30 cm×30 cm，Si相对原子质量ArSi为28，单晶Si体密度ρSi为2.30 g/cm3，阿伏伽德罗常数NA=6.02×1023/mol，e=1.6×10-19C。假定注入前后体积不变，注入离子的浓度在注入深度范围内均匀分布。试计算：