2015年信息组原试题A卷

西北农林科技大学本科课程考试试题（卷）

2013-2014学年第二学期《计算机组成与系统结构》课程A卷

专业班级： 命题教师： 审题教师： 学生姓名： 学号： 考试成绩：

一、选择题（每小题1分，共15分） 得分： 分 1. 下列数中最大的数是（ B ）。

A.（10010101）2 B.（227）8 C.（96）16 D.（143）10 2. 在CPU中，跟踪后继指令地指的寄存器是（ B ）。

A.指令寄存器 B.程序计数器 C.地址寄存器 D.状态条件寄存器 3. 微指令存放在（ A ）中。 A. 控制存储器 B. RAM

C. 指令寄存器

D. 外存

4. 在定点运算器中，无论采用双符号位还是单符号位，必须（ C ）来 实现。

A.有译码电路，用与非门 B.有编码电路，用或非门 C.有溢出判断电路，用异或门 D.有移位电路，用与或非门 5. 指令周期是指（ C ）。 A．CPU从主存取出一条指令的时间 B．CPU执行一条指令的时间

C．CPU从主存取出一条指令加上执行这条指令的时间 D．时钟周期时间

6. 设[X]补 = 1.X1X2Ｘ3Ｘ4,当满足（ A ）时，Ｘ> －１/２成立。 A. X1必须为1，Ｘ2?Ｘ4至少有一个为1 B. X1必须为1，Ｘ2?Ｘ4任意

C. X1必须为０，Ｘ2?Ｘ4至少有一个为1 D. X1必须为０，Ｘ2?Ｘ4任意

7. 从信息流的传送效率来看，（ B ）工作效率最低。

A．三总线系统 B．单总线系统 C．双总线系统 D．多总线系统

8. 微程序控制器中，机器指令与微指令的关系是（ A ）。 A．每一条机器指令由一段微指令编成的微程序来解释执行 B．每一条机器指令由一条微指令来执行

C．一段机器指令组成的程序可由一条微指令来执行

1

D．一条微指令由若干条机器指令组成

9. TEC-XP组原实验箱微程序控制器中微指令编码方式为（ B ）。 A. 直接编码 B. 字段直接编码

C. 字段间接编码 D. 混合编码

10. 补码定点整数10０1 0101，右移一位后的值为（ D ）。

A. 0100 1010 B. 0100 1011 C. 1000 1000 D. 1100 1010 11. 指令寄存器的IR作用是（ B )。

A.保存当前指令的地址 B.保存当前正在执行的指令 C.保存下一条指令 D.保存上一条指令

12. 某一RAM芯片，其容量为512×8位，包括电源和接地端，该芯片引出线的最小数目应是 （ ）。 A. 23 B. 25 C. 50 D. 19 13. 在机器数( B )中，零的表示形式是唯一的。

A．原码 B．补码 C．移码 D．反码 14. 假设下列字符码中有奇偶位校验，但没有数据错误，采用偶校验的字符码是（ ）。 A. 11001011 B. 11010110 C. 11000001 D. 11001001

15. TEC- XP组成原理实验箱由（ A ）芯片构成16位运算器。

A. 4片AM2901

B. 4片AM2902

C. 4片74LS181 D. 4片74LS182

二、填空题（每空1分，共20分） 得分： 分

1. 若被传送的数据为11011011，假设采用偶校验技术，则校验位 C =__________。

2. 指令由 操作码 和 地址码 组成，微指令由 微操作字段 和 下地址字段 组成；程序运行时，指令通常存储在 内 存储器，而微指令通常存储在 控制 存储器。 3. 在计算机系统中，Cache系统是为了解决 内存速度慢 而设置，虚拟存储器是为了解决 内存容量不足 而设置。

4. 在计算机内存中，需要刷新的是 DRAM 存储器，而通常由SRAM 构成Cache存储器。 5. 控制单元CU有组合逻辑和微程序两种设计方法。通常，RISC系统采用 组合逻辑 设计，而CISC系统采用 微程序 设计。

6. 在计算机系统中，CPU对外围设备的管理除了程序查询方式、程序中断方式外，还有 DMA方式、通道方式和I/O处理机 方式。

7. 海明校验码，具有 1 位纠错能力。

8. CPU从主存取出一条指令并执行该指令的时间叫指令周期，它常用若干个 机器（CPU） 周期来表示，而后者又包含若干个时钟周期。

2

9.集中式总线判优有链式查询、 计数器查询 、独立请求 三种方式。 三、简答题（共20分） 得分： 分

1、针对TEC-XP实验系统，回答下列问题：

（1）机器字长、指令字长、存储字长、微指令字长各多少位？地址线、数据线各多少位？（6分） 依次为：16,16或32,16,48,16,16

2、简述RISC指令系统的特点。（7分） RISC 的主要特征

（1）选用使用频度较高的一些 简单指令，复杂指令的功能由简单指令来组合 （2）指令 长度固定、指令格式种类少、寻址方式少 （3）只有 LOAD / STORE 指令访存 （4） CPU 中有多个 通用 寄存器

（5）采用 流水技术 一个时钟周期 内完成一条指令 （6）采用 组合逻辑 实现控制器 （7）采用 优化 的 编译 程序

3、简述中断系统需要解决的问题（7分） 中断系统需解决的问题

1.（1）中断源 如何 向 CPU 提出请求 ？ （2）中断源 同时 提出 请求 怎么办 ？

（3）CPU 什么 条件、什么 时间、以什么方式响应中断 ？ （4）如何 保护现场 ？ （5）如何 寻找入口地址 ？

（6）如何 恢复现场，如何 返回 ？

（7）处理中断的过程中又 出现新的中断 怎么办 ？

四、计算题（共25分） 得分： 分

1、设X= 27×（29/32），Y =25×（5/8），阶码为3位，尾数为5位（均不包含符号位），用变形补码计算X + Y，要求按照计算机中浮点数的运算方法写出详细运算步骤。(7分)

1)设阶码和尾数均采用双符号位表示,则

[X]补=00，111；00.11101 [Y]补=00，101；00.101 (2分)

2)求出阶差: =[X]阶码 + [-Y]阶码= 00111 + 11011 =00010,阶差为 2 ,移动 Y的尾数与X对齐 [Y’]=00,111;00.00101 (2分)

3)求出尾数和 00.11101 + 00.00101 = 01.00010 (1分)

3

4)规格化并判断结果溢出:

因为尾数运算的双符号位不同,因此,需要对结果进行左移规格化,并将阶码加1, 则 [X+Y]补 =01000,00.10010 由于阶码的双符号位不同,因此,该浮点运算结果发生溢出,且是正溢出

２、已知X= + 0.01010，Y= - 0.11001，求：

1（1）[x]补，[-x]补，[-y]补，2[y]补，[x]移，[y]移，x-y=?，x+y=?（8分）

2

[x]补=0.00101 2[y]补=1.01110 [-X]补=1.10110 [-y]补=0.11001 [x]移=1.01010 [y]移=0.00111 x+y=?

因为[x+y]补=[x]补+[y]补=1.1001 所以x+y=-0.0111 x-y=?

因为[x-y]补=[x]补+[-y]补=1.00011 溢出 所以x-y溢出

3、假设指令流水线分取指（IF）、译码（ID）、执行（EX）、回写（WR）四个过程段，共有10条指令连续进入此流水线。（10分）

（1）若每段执行时间均为100μs，求流水线实际吞吐率（单位时间执行完毕的指令数）、加速比。（8分）

（2）若执行段（EX）执行时间为200μs，而其它三段执行时间均为100μs，求流水线实际吞吐率。（2分）

五、分析题（共20分） 得分： 分 1、（6分）设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？（2分）

4

（2）如果用512k×8位的SRAM组成，需多少片？（2分）

（3）需要多少位地址作芯片选择？（3分）

2、（14分）若某微程序控制器控制存储器容量为128×24位，若微指令的操作控制字段共18 位。

（１）若采用直接控制，则一条微指令最多可同时启动多少个微操作命令？（2分）

（２）若采用字段直接编码控制，并要求一条微指令能同时启动3个微操作，则微指令的操作控制字段应分多少段？若每个字段的微操作数相同，这样的微指令格式最多可包含多少个微操作命令？（4分）

（３）此微程序控制器中微指令字长是多少位？由哪些字段组成，各多少位？CMAR多少位？CMDR多少位？（8分）

西北农林科技大学本科课程考试

参考答案与评分标准

考试课程：计算机组成与系统结学年学期：2013—2014学年第2构(乙) 学期 试卷类型：A

专业年级： 12计算机科学与技术 满分100分。

一、选择题（每小题1分，共15分）

1．B 2．B 3．A 4．C 5．C 6．C 7．B 8、A 9．B ⒑ D ⒒ B ⒓ D ⒔ B,C ⒕ D ⒖ A 评分标准：

每小题答对1分，共15小题15分。13小题B和C单选、双选都正确

5

考试时间： 2014 年7 月10日

二、填空题（每空1分，共20分） 参考答案： 1、0

2、操作码、地址码、微操作字段、下地址字段、内、控制（按顺序回答） 3、内存速度慢、内存容量不足 4、动态（DRAM）、动态（SRAM）

5、组合逻辑、微程序（按顺序回答） 6、DMA、通道、I/O处理机 7、1

8、机器（CPU）

9、计数器查询、独立请求

评分标准：每空回答正确1分，共20空20分。意思回答正确也算对。 三、简答题（20分） 1、（6分）参考答案： ⑴（6分）参考答案：

依次为：16,16或32,16,48,16,16

评分标准：没项回答正确1分，共6分。指令字长必须回答16和32。 2、（7分）参考答案： RISC 的主要特征

（1）选用使用频度较高的一些 简单指令，复杂指令的功能由简单指令来组合 （2）指令 长度固定、指令格式种类少、寻址方式少 （3）只有 LOAD / STORE 指令访存 （4） CPU 中有多个 通用 寄存器

（5）采用 流水技术 一个时钟周期 内完成一条指令 （6）采用 组合逻辑 实现控制器 （7）采用 优化 的 编译 程序

评分标准：7个要点，每个回答正确1分共7分。意思正确算对。 3、（7分）参考答案： 中断系统需解决的问题

2.（1）中断源 如何 向 CPU 提出请求 ？ （2）中断源 同时 提出 请求 怎么办 ？

（3）CPU 什么 条件、什么 时间、以什么方式响应中断 ？ （4）如何 保护现场 ？ （5）如何 寻找入口地址 ？

（6）如何 恢复现场，如何 返回 ？

（7）处理中断的过程中又 出现新的中断 怎么办 ？

评分标准：7个要点，每个回答正确1分共7分。意思正确算对。

四、计算题（共25分） 1、（7分）参考答案要点：

1)设阶码和尾数均采用双符号位表示,则

[X]补=00，111；00.11101 [Y]补=00，101；00.101 (2分)

2)求出阶差: ??=[X]阶码 + [-Y]阶码= 00111 + 11011 =00010,阶差为 2 对齐 [Y’]=00,111;00.00101 (2分) 3)求出尾数和 00.11101 + 00.00101 = 01.00010 (1分) 4)规格化并判断结果溢出:

因为尾数运算的双符号位不同,因此,需要对结果进行左移规格化,并将阶码加1, 6

,移动 Y的尾数与X

则

[X+Y]补 =01000,00.10010 由于阶码的双符号位不同,因此,该浮点运算结果发生溢出,且是正溢出 (2分)

评分标准：按步骤给分。部分正确根据情况一半分。 2、（8分）参考答案： 1[x]补=0.00101 2[y]补=1.01110 2[-X]补=1.10110 [-y]补=0.11001 [x]移=1.01010 [y]移=0.00111 x+y=?

因为[x+y]补=[x]补+[y]补=1.1001 所以x+y=-0.0111 x-y=?

因为[x-y]补=[x]补+[-y]补=1.00011 溢出 所以x-y溢出

评分标准：每项答案正确1分，8项，共8分。 2、(10分) 参考答案： （1）（8分）

吞吐率=10/(100×13)=0.77×107条指令/秒 （4分） 加速比=（10×4）/(4+(10-1))=40/13=3.08 (4分）

评分标准：每项4分，2项共8分。公式正确但结果不对给2分。 （2）（2分）

吞吐率=10/(500+(10-1)×200)=1/230×107条指令/秒

评分标准：公式或答案正确都算对，公式对数据有错给1分。 五、分析题（共20分）

1、（6分）参考答案：

⑴4MB或4M字节 （2分） ⑵8片 （2分） ⑶1位 （2分） 评分标准：每项回答正确2分，3项共6分。 2、（14分）参考答案：

（1） 18 （2分） （2）3段，192 （4分）

（3）24位，由微操作字段（18位）和下地址字段（6位）组成，CMAR为6位（或7位，CMDR为24位。 （8分）

评分标准：以上每项正确得2分，7项共14分。

西北农林科技大学本科课程考试试题（卷）

2014-2015学年第二学期《计算机组成与系统结构(甲)》课程A卷

专业班级： 命题教师： 审题教师： 学生姓名： 学号： 考试成绩：

7

一、选择题（每小题2分，共20分） 得分： 分 1. CPU响应中断的时间是（ ）。 A. 当前总线空闲

B. 当前指令已经从内存取出 D. 当前指令执行结束

C. 当前访问内存结束 是 （ ）。

A. 23 B. 28 C. 17 D. 19 3. 运算器由许多部件组成，其核心部件是（ ）。 A．标志位形成部件 C．多路选择器 A. 产生中断源编码 B. 提高中断响应速度

C. 从同时提出的中断请求中，优先响应级别最高中断 D. 使CPU能方便地转入中断服务子程序

5. 计算机中，能对指令进行译码的器件是（ ）。 A. 存储器

B. ALU

C. 运算器

D. 控制器

6. 计算机中在主存储器和CPU之间增加Cache的目的是( )。 A．解决CPU和主存之间的速度匹配问题 B. 扩大主存储器的容量 C. 为了减少CPU中寄存器的数目 D. 为了增大CPU中通用寄存器的位数

7. 组原实验箱TEC-XP中程序计数器PC是( )寄存器。 A. R3

B. R4 C. R5

D. R6

8. 存储器在计算机中的主要作用是（ ）。

A.只存放程序

B.只存放数据

B．算术逻辑运算单元 D．累加寄存器

2. 某一SRAM芯片，其容量为512×8位，包括电源和接地端各一根，则该芯片引出线的最小数目应

4. 中断系统中设置中断排队判优电路的目的是（ ）。

C.存放程序和数据 D.只存放指令代码 9. 指令寻址方式中执行速度最快的是（ ）。

A.直接寻址 B.间接寻址 C.立即寻址 D.隐含寻址 10. 汉明码编码中若数据位是5位则需要增加（ ）位检测位。 A. 2

二、填空题（每空1分，共30分） 得分： 分

1. 计算机总线是按照传送信息分为 线、 线、和 线。

8

B. 3 C. 4 D. 5

2. 有一64K×8的SRAM静态存储器芯片，其数据线有 根，地址线有 根？而16K×1的DRAM动态存储器芯片，其地址线有 根？

3. 总线判优控制的集中优先权仲裁方法有：链式查询、 查询和 三种。其中，仲裁速度最快的是 。

4. 在计算机内存中，需要刷新的存储器是 存储器，其刷新间隔为 ms。刷新方式有 刷新、 刷新、 和 刷新三种。用于构成Cache的是 存储器。

5. 总线通讯控制通常有 通讯、 通讯、 通讯、分离式通讯四种方式。

6. 计算机程序中机器语言程序存放在 存储器中，而微程序存放在 存储器。 位，指令字长为 位，存储字长为

位。微程序控制器中的微指令字长为 位，其中，微操作控制字段 位，下地址字段 位。由芯片 产生下条要执行的微指令在控存中的地址。

7. 教学实验计算机TEC-XP中程序计数器PC是由AM2901中 寄存器构成。其机器字长为

8. 计算机控制器有组合逻辑和微程序两种设计方法。精简指令系统RISC对应控制器采用 设计，复杂指令系统CISC采用 设计。

三、计算题（共15分） 得分： 分

1、（11分）设浮点数格式为：阶码4位（含1位阶符）、尾数9位（含1位数符），计算14.75 ﹣ 2.4375。

9

2、（4分）假设指令流水线分: 取指（FI）、指令译码（DI）、计算操作数地址（CO）、取操作数（FO）、执行指令（EI）、写操作数（WO）共6个过程段，共有8条指令连续输入此流水线。 （2分）（1）假设时钟周期为100ns，求流水线实际吞吐率。

（2分）（2）求该流水线处理器加速比。

四、简答题（共15分） 得分： 1、（8分）简述提高存储器速度的措施。 2、（7分）简述提高Cache系统命中率的方法。

五、设计题（共20分） 得分： 1. （10分）假设主存容量为256K字，Cache容量为2K字，块长为4。10

分 分

（2分）（1）设计Cache地址格式，Cache中可装入多少块数据?

（3分）（2）在直接映射方式下，设计主存的地址格式。

（3分）（3）在四路组相联映射方式下，设计主存地址格式。

（2分）（4）在全相联映射方式下，设计主存的地址格式。

2、（10分）某计算机共有32个微操作控制信号，构成4个相斥类的微命令组，各组分别包含9、5、3、15个微命令。已知可判定的外部条件有2个，微指令字长24位。

（4分）（1）按水平型微指令格式设计微指令，要求微指令下地址字段直接给出后续微指令地址。

（2分）（2）指出控制存储器的容量。

（4分）（3）此控制器中CMAR位数是多少？CMDR的位数是多少？

11

西北农林科技大学本科课程考试试卷

2007～2008学年第 1学期《计算机组成原理》课程阶段考试试卷

专业年级： 命题教师： 田晶 审题教师： 考生姓名： 学 号： 成 绩：

题 目 一 得 分 20 阅卷人 得分 二 25 三 10 四 25 五 20 总分 100 一、选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写到题目对应的位置。答案错选或未选者，该题不得分。每题2分，共20分） 1、完整的计算机系统应包括____D____。

B．主机、I/O设备

A．运算器、存储器、控制器

C．主机和实用程序 D．配套的硬件设备和软件系统 2、计算机总线中的数据总线的功能是____D____。 A．在CPU同存储器间传送数据 B．在CPU和I/O接口之间传送数据 C．在CPU同存储器、I/O设备间传送数据 D．在CPU同存储器、I/O接口间传送数据

3、最早提出电子计算机的“存储程序”核心思想的是____B____。 A．巴贝奇

B．冯.诺依曼 B．运算速度快

C．帕斯卡

D．贝尔

4、至今为止，计算机中所有信息仍以二进制方式表示的理由是____C____。 A．节约元件

C．物理器件性能所致 D．信息处理方便 C．程序计数器 D．累加器 C．控制器 D．用户

D．MDR

5、用于指定待执行指令所在地址的是____C____。 A．指令寄存器 B．数据计数器 A．存储器 A．MAR

B．运算器

6、____ C ____可区分存储单元中存放的是指令还是数据。 7、在CPU中，跟踪指令后继地址的寄存器是_____ C ____。

B．IR C．PC

8、三种集中式总线控制中，_____ A ____方式对电路最敏感？ A．链式查询 A．8KB

B．计数器定时查询 C．独立请求

B．16KB

C．32KB

12

9、某计算机系统中，内存的首地址为0000H，其末地址为07FFFH，则存储器的容量为____C___。

D．64KB

10、在各种异步通信方式中，______ C _____速度最快。 A．全互锁 得分 B．半互锁

C．不互锁

二、填空题（每空1分，共25分）

1、计算机系统的总线按传送信息不同，可分为_地址总线_、_数据总线_和 __控制总线__三种。

2、总线上的主摸块是指__对总线有控制权的模块__，从模块是指__被主模块访问的模块_。

3、64K×8的SRAM静态存储器芯片，其数据线有___8__根，地址线有____16__根？16K×1的DRAM动态存储器芯片，其地址线有_____7____根？

4、总线的判优控制可分为___集中___式和___分散__式。

5、每个总线部件一般都配有_____三态门_____电路，以避免总线访问冲突，当某个部件不占用总线时，由该电路禁止向总线输出信息。

6、同步通讯控制主要特点是通讯双方由统一时钟控制数的传输，一般用于_总线长度较短、总线上各部件存取时间较一致的_场合；异步通讯控制主要特点是_无统一时钟，采用应答方式通讯_，一般用于_总线上各部件速度差异较大的_场合。

7、计算机将存储、ALU和控制三部分合称__主机_，再加上__I/O设备_和__外存__构成了计算机硬件系统。

8、海明码是一种具有__1位纠_错能力的校验码，要检测5位二进制数，至少需增加 ___4___位检测位？ 9、“Cache—主存”存储系统是基于__程序、数据存储局部性__原因而设计出的一种计算机存储系统结构，是为了解决CPU和主存之间__速度_不匹配而采用的一种重要的硬件技术。

10、DRAM是一种__动态可读可写__存储器，靠__电容储存电荷_储存信息，因此，需要__定期刷新_。

三、计算题（10分）

得分 1、（4分）在一个16位的总线系统中，若时钟频率为5MHZ，总线传输周期为5个时钟周期，每一个总线传输周期可传送1个字，试计算总线的数据传输率。

解：时钟周期=1/5MHZ=0.2μs 总线传输周期=5×时钟周期=1μs

总线的数据传输率=16b/1μs=16×106bps=2×106Bps

2、（6分）按配偶原则配置，写出1101对应的海明码；若接收到海明码是1100100，检查上述代码是否有错？第几位有错？

解: 1101对应的海明码=10101101；

若接收到海明码是1100100，因为P4P2P1=110，所以接收到的海明码1100100有错，第6位有错。

四、论述题（25分）

得分 ⒈（15分）简述Cache工作原理，影响Cache命中率因素有哪些？如何提高命中率？ 答：Cache工作原理：根据“程序、数据存储局部性”原理，为了在不增加大的价格基础上提

高访存的速度，通过在CPU和主存间增加小容量的Cache存储器（最佳比例1：128），将CPU即将要执行的程序及数据从内存调入Cache存储器中，只要在程序执行过程中调用算法合理，就可以使得CPU要访问的程序和数据在Cache中有较高的命中率（通常可达到90%以上命中率），由于Cache的速度要远远高于主存的存取速度（2倍），这样就达到了不增加大的价格达到提高了CPU访存的速度的目的，使得系

13

统具有较高的性能价格比。

影响命中率的因素：Cache容量，主存、Cache分块的大小，程序的结构，主存与Cache的替换策略等。 提高命中率的方法：

①增大Cache容量和Cache分块的大小； ②选用先进、合理的替换算法； ③注意程序的结构（尽量少用跳转）。 ⒉（5分）简要论述提高存储器速度的措施。 ①采用快速存储器件；

②采用多级存储结构（如“主存---Cache”存储结构等）； ③调整主存结构（如采用单体多字系统、多体并行系统等）。 ⒊（5分）解释下列名词：

机器字长、指令字长、存储器字长、系统总线、MIPS

答：机器字长：CPU一次处理的数据位数，通常与CPU的寄存器位数有关。 指令字长：是机器指令中二进制代码的位数。

存储器字长：指存储单元中存放二进制代码的总位数。 三者可相等，也可不相等，与不同机器有关。

系统总线：指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。 MIPS：CPU每秒执行百万条指令数。

五、设计题（根据题目所要求的功能，在题目对应的位置答题。本题共20）

得分 用16K×1位的DRAM芯片构成64K×8位的存储器，要求： ①（5分）要多少DRAM芯片？

②（10分）器组成的逻辑电路图

③（5分）设存储器读、写周期均为0.5μs，CPU在1μs内至少访问1次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：①字位同时扩展，需要的DRAM芯片片数=（64K×8）/（16K×1）=32片

②字位同时扩展，将32片DRAM芯片分成4组（组间字扩展），每组8片（组内位扩展），每片DRAM芯片地址线7根，分别送入7位行地址和7位列地址，故存储器芯片需连到系统总线的14根地址线（A13—A0），而片间要通过2：4译码器实现字扩展，译码器的2输入端连到地址线的高位地址A15、A14。译码器的4个输线端分别连接到4组存储器芯片的片选端CS#端。数据线8根，组内8片DRAM芯片的数据线分别连接到D7—D0上。每片的读写信号线并接到系统总线的读写控制线上。 电路图略。

③根据题意，采用分散式刷新比较合适。

由于16K×1DRAM芯片内部采用128×128存储元矩阵，而DRAM刷新才用行刷新方法，刷新时间间隔为2ms,故刷新周期=2ms/128行=15.6μs,刷新时间为15μs。

14

西北农林科技大学本科课程考试试题（卷）

2014-2015学年第二学期《计算机组成与系统结构(乙)》课程A卷 专业班级： 命题教师： 审题教师： 学生姓名： 学号： 考试成绩：

一、选择题（每小题1分，共10分） 得分： 分 1. 补码定点整数1001 0101，右移一位后的值为（ ）。 A. 0100 1010 B. 0100 1011 C. 1000 1000 （ ）。

A. 23 B. 28 C. 17 D. 19 3. 运算器由许多部件组成，其核心部件是（ ）。 A．标志位形成部件 C．多路选择器

B．算术逻辑单元 D．累加寄存器

D. 1100 1010

2. 某一SRAM芯片，其容量为1K×16位，包括电源和接地端各一根，则该芯片引出线的最小数目应是

4. 组原实验箱TEC-XP中控制信号有( )个。 A. 16 B. 24 C. 32 D. 48 5. 计算机中，能对指令进行译码的器件是（ ）。 A. 存储器

B. ALU

C. 运算器

D. 控制器

6. 指令周期是指（ ）。

A．CPU从主存取出一条指令的时间 B．CPU执行一条指令的时间

C．CPU从主存取出一条指令加上执行这条指令的时间 D．时钟周期时间

7. 组原实验箱TEC-XP中程序计数器PC是( )寄存器。 A. R3 B. R4 C. R5

D. R6

8. 下列数中最大的数是（ ）。

A. (10010101)2 B. (227)8 C. (96)16 D. (143)10 9. 指令寻址方式中执行速度最慢的是（ ）。 A.直接寻址 B.间接寻址 C.立即寻址 D.隐含寻址

10. 汉明码编码中若数据位是5位则需要增加（ ）位检测位。 A. 2 B. 3 C. 4 D. 5

二、填空题（每空1分，共33分） 得分： 分

1. 四位二进制数1100对应的汉明码为 ；若接收到的汉明码为1100000（按偶性配置），则其对应的欲传送代码为 。

2. 有一64K×16的SRAM静态存储器芯片，其数据线有 根，地址线有 根？而16K

15

×1的DRAM动态存储器芯片，其地址线有 根？

3. 总线判优控制的集中优先权仲裁方法有： 、计数器方式查询和 三种。其中，对电路故障比较敏感的是 。

4. 在计算机中，用于构成Cache的是 存储器。需要刷新的存储器是 存储器，其刷新间隔为 ms，刷新方式有 刷新、 刷新、和 刷新三种。

5. 在计算机多级时序系统中，指令周期通常由 周期组成，而此周期又由若干个 周期组成。

6. 计算机程序中机器语言程序存放在 存储器中，而微程序存放在 存储器。教学实验计算机TEC - XP的内存储器的存储字长 位，而控制存储器的存储字长 位。 7. 教学实验计算机TEC-XP机器指令字长为 位，其微程序控制器中微指令字长为 位，其中，微操作控制字段 位，下地址字段 位。在微程序控制器中由芯片 产生下条要执行的微指令在控制存储器中的地址。

8. 计算机指令系统的发展模式有RISC和CISC两种。其中，指令执行速度最快，且能在一个时钟周期完成执行的是属于 指令系统。若计算机考虑软件向上兼容，则应采用 指令系统模式；为了简化控制器的设计，提高指令执行速度，则应采用 指令系统模式。在这两种模式中，RISC指令模式的计算机控制器一般采用 设计，而CISC指令模式控制器则通常采用 设计。

9、设机器A 的主频为8MHz，机器周期含4 个时钟周期，且该机的平均指令执行速度是0.4MIPS，则该计算机的平均指令周期 ，机器周期 ，且每个指令周期 个机器周期。

三、计算题（共17分） 得分： 分

1、（11分）设浮点数格式为：阶码4位（含1位阶符）、尾数9位（含1位数符），用补码计算14.75 ﹣ 2.4375。

2、（6分）假设指令流水线分: 取指（FI）、指令译码（DI）、计算操作数地址（CO）、取操作数（FO）、执行指令（EI）、写操作数（WO）共6个过程段，共有9条指令连续输入此流水线。 （2分）（1）假设时钟周期为100ns，求流水线实际吞吐率。

（2分）（2）求该流水线处理器加速比。

(2分)（3）求该流水线效率。

16

四、简答题（共10分） 得分： 分 1、（10分）简述计算机中断系统需要解决哪些问题，以及如何解决？

五、设计题（共30分） 得分： 分

1. （14分）某计算机共有32个微操作控制信号，构成4个相斥类的微命令组，各组分别包含9、5、3、15个微命令。已知可判定的外部条件有2个，微指令字长24位。

（8分）（1）按水平型微指令格式(字段编码方式)设计微指令，要求微指令下地址字段直接给出后续微指令地址。

（2分）（2）指出控制存储器的容量。

（4分）（3）此控制器中CMAR位数是多少？CMDR的位数是多少？

2.（16分）设有一个具有14位地址和16位字长的存储器，试问： （2分）（1）该存储器容量是多少？

（6分）（2）若该存储器用2K×8位的SRAM芯片组成，则需要多少片？如何扩展？

17

（8分）（3）若采用138译码器进行译码，指出每组存储芯片的地址范围（16进制）

西北农林科技大学本科课程考试试题（卷）

2014-2015学年第二学期《计算机组成与系统结构（乙）》课程B卷 专业班级： 命题教师： 审题教师： 学生姓名： 学号： 考试成绩：

一、选择题（每小题2分，共20分） 得分： 分 1. 控制器的功能是（ ）。 A．产生时序信号 B．从主存取出一条指令 C．完成指令操作码译码

D．从主存取出一条指令，完成指令操作码译码，产生有关的控制信号 2. 下列数中最小的数是（ ）。

A. （101001）2 B.（52）8 C.（2B）16 D.（85）10

3. 某一SRAM芯片，其容量为512×8位，包括电源和接地端各一根，则该芯片引出线的最小数目应是 （ ）。

A. 23 B. 28 C. 27 D. 19 4. 中断系统中设置中断排队判优电路的目的是（ ）。 A. 产生中断源编码 B. 提高中断响应速度

C. 使同时提出的中断请求中，优先响应级别最高中断 D. 使CPU能方便地转入中断服务子程序

5. 计算机中，能对指令进行译码的器件是（ ）。 A. 存储器 B. ALU

C. 运算器

D. 控制器

6. 组原实验箱TEC-XP指令字长是( )位。 A．8 B．16 C．32 D．16/32 7. 组原实验箱TEC-XP中控制信号有( )个。 A. 16 B. 24 C. 32

D. 48

8. 在各种异步通信方式中，（ ）速度最快。 A. 全互锁 B. 半互锁 C. 不互锁 D. 速度均相等 9. 指令寻址方式中执行速度最慢的是（ ）。 A.直接寻址 B.间接寻址 C.立即寻址 D.隐含寻址 10. 汉明码编码中若数据位是4位则需要增加（ ）位检测位。 A. 2 B. 3 C. 4 D. 5

18

二、填空题（每空1分，共30分） 得分： 分 1. 计算机存储器中，需要刷新的是 存储器，刷新时间间隔必须小于 ms，刷新方式有 、 、 3种刷新方式。

2. 计算机中的机器指令由 码和 码字段组成，而微指令则由 字段和 位，由 （芯片）产生下条要执行的微指令在控存中的地址。 设计，复杂指令系统CISC控制器采用 设计。

存储器，而通常由 构成Cache存储器，由 存储器构成计算机主存储器。 5. 外设的I/O控制方式主要有：程序控制I/O方式、 I/O方式、 I/O方式。

6. 计算机指令周期通常由：取指周期、 周期、 周期、

周期组成。在计算机多级时序系统中，一个指令周期由若干个机器周期组成，而每个机器周期又由若干个 周期组成。

7. 二进制数1001需要增加 位校验位？其按配偶原则配置的汉明码为 。若接收到的汉明码（按配偶原则）为1100000，则其对应的欲传送的代码为 。 8. 集中式总线判优有 、 、 三种方式。

三、计算题（共16分） 得分： 分 1、（10分）已知X= + 0.01010，Y= - 0.11001，求： 1[2x]补，[-x]补，[-y]补，2[y]补，[x]移，[y]移，x-y=?，x+y=?

19

字段组成。教学实验计算机TEC-XP的指令字长为 位，其微程序控制器中的微指令字长为

3. 计算机控制器有组合逻辑和微程序两种设计方法。精简指令系统RISC对应控制器采用

4. 在计算机内存中RAM存储器由DRAM和SRAM组成，其中速度最快的是 存储器，需要刷新的是

2、（6分）CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns,主存存取周期为250ns. 求： (2分)（1）Cache命中率。

（2分）(2) Cache/主存系统的效率。

（2分）（3）Cache系统平均访问时间。

四、简答题（共14分） 得分： 分 （14分）1、简述影响流水线性能的因素（相关）及解决方法。

五、设计题（共20分） 得分： 分

1.（10分）某微程序控制器中，采用水平型直接控制（编码）方式的微指令格式，后续微指令地址由微指令下地址字段给出。已知共有32个微命令，6个互斥的可判定的外部条件，控制存储器的容量为512×44位。要求：

20

（6分）（1）设计其微指令格式，并指出其长度。

（4分）（2）指出此控制器中CMAR、CMDR的位数。

2.（10分）某机主存容量为4M×16 位，且存储字长等于指令字长，若该机的指令系统具备65 种操作。操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。 （6分）（1）设计一地址指令格式并指出各字段的作用。

（2分）（2）该指令直接寻址的最大范围(十进制表示)。

（2分）（3）一次间址的寻址范围(十进制表示)。

西北农林科技大学本科课程考试试题（卷）

2014-2015学年第二学期《计算机组成与系统结构(乙)》课程A卷 专业班级： 命题教师： 审题教师： 学生姓名： 学号： 考试成绩：

一、选择题（每小题1分，共10分） 得分： 分 1. 补码定点整数1001 0101，右移一位后的值为（ ）。

21

A. 0100 1010 B. 0100 1011 C. 1000 1000 （ ）。

D. 1100 1010

2. 某一SRAM芯片，其容量为1K×16位，包括电源和接地端各一根，则该芯片引出线的最小数目应是 A. 23 B. 28 C. 17 D. 19 3. 运算器由许多部件组成，其核心部件是（ ）。 A．标志位形成部件 C．多路选择器

B．算术逻辑单元 D．累加寄存器

4. 组原实验箱TEC-XP中控制信号有( )个。 A. 16 B. 24 C. 32 D. 48 5. 计算机中，能对指令进行译码的器件是（ ）。 A. 存储器

B. ALU

C. 运算器

D. 控制器

6. 指令周期是指（ ）。

A．CPU从主存取出一条指令的时间 B．CPU执行一条指令的时间

C．CPU从主存取出一条指令加上执行这条指令的时间 D．时钟周期时间

7. 组原实验箱TEC-XP中程序计数器PC是( )寄存器。 A. R3 B. R4 C. R5

D. R6

8. 下列数中最大的数是（ ）。

A. (10010101)2 B. (227)8 C. (96)16 D. (143)10 9. 指令寻址方式中执行速度最慢的是（ ）。 A.直接寻址 B.间接寻址 C.立即寻址 D.隐含寻址

10. 汉明码编码中若数据位是5位则需要增加（ ）位检测位。 A. 2 B. 3 C. 4 D. 5

二、填空题（每空1分，共33分） 得分： 分

1. 四位二进制数1100对应的汉明码为 ；若接收到的汉明码为1100000（按偶性配置），则其对应的欲传送代码为 。

2. 有一64K×16的SRAM静态存储器芯片，其数据线有 根，地址线有 根？而16K×1的DRAM动态存储器芯片，其地址线有 根？

3. 总线判优控制的集中优先权仲裁方法有： 、计数器方式查询和 三种。其中，对电路故障比较敏感的是 。

4. 在计算机中，用于构成Cache的是 存储器。需要刷新的存储器是 存储器，其刷新间隔为 ms，刷新方式有 刷新、 刷新、和 刷新三种。

5. 在计算机多级时序系统中，指令周期通常由 周期组成，而此周期又由若干个 周期组成。

6. 计算机程序中机器语言程序存放在 存储器中，而微程序存放在 存储器。教学

22

实验计算机TEC - XP的内存储器的存储字长 位，而控制存储器的存储字长 位。 7. 教学实验计算机TEC-XP机器指令字长为 位，其微程序控制器中微指令字长为 位，其中，微操作控制字段 位，下地址字段 位。在微程序控制器中由芯片 产生下条要执行的微指令在控制存储器中的地址。

8. 计算机指令系统的发展模式有RISC和CISC两种。其中，指令执行速度最快，且能在一个时钟周期完成执行的是属于 指令系统。若计算机考虑软件向上兼容，则应采用 指令系统模式；为了简化控制器的设计，提高指令执行速度，则应采用 指令系统模式。在这两种模式中，RISC指令模式的计算机控制器一般采用 设计，而CISC指令模式控制器则通常采用 设计。

9、设机器A 的主频为8MHz，机器周期含4 个时钟周期，且该机的平均指令执行速度是0.4MIPS，则该计算机的平均指令周期 ，机器周期 ，且每个指令周期 个机器周期。

三、计算题（共17分） 得分： 分

1、（11分）设浮点数格式为：阶码4位（含1位阶符）、尾数9位（含1位数符），用补码计算14.75 ﹣ 2.4375。

2、（6分）假设指令流水线分: 取指（FI）、指令译码（DI）、计算操作数地址（CO）、取操作数（FO）、执行指令（EI）、写操作数（WO）共6个过程段，共有9条指令连续输入此流水线。 （2分）（1）假设时钟周期为100ns，求流水线实际吞吐率。

23

（2分）（2）求该流水线处理器加速比。

(2分)（3）求该流水线效率。

四、简答题（共10分） 得分： 分 1、（10分）简述计算机中断系统需要解决哪些问题，以及如何解决？

五、设计题（共30分） 得分： 分

1. （14分）某计算机共有32个微操作控制信号，构成4个相斥类的微命令组，各组分别包含9、5、3、15个微命令。已知可判定的外部条件有2个，微指令字长24位。

（8分）（1）按水平型微指令格式(字段编码方式)设计微指令，要求微指令下地址字段直接给出后续微指令地址。

（2分）（2）指出控制存储器的容量。

（4分）（3）此控制器中CMAR位数是多少？CMDR的位数是多少？

24

2.（16分）设有一个具有14位地址和16位字长的存储器，试问： （2分）（1）该存储器容量是多少？

（6分）（2）若该存储器用2K×8位的SRAM芯片组成，则需要多少片？如何扩展？

（8分）（3）若采用138译码器进行译码，指出每组存储芯片的地址范围（16进制）。

西北农林科技大学本科课程考试试题（卷）

2014-2015学年第二学期《计算机组成与系统结构（乙）》课程B卷 专业班级： 命题教师： 审题教师： 学生姓名： 学号： 考试成绩：

一、选择题（每小题1分，共10分） 得分： 分 1. 控制器的功能是（ ）。 A．产生时序信号 B．从主存取出一条指令 C．完成指令操作码译码

D．从主存取出一条指令，完成指令操作码译码，产生有关的控制信号 2. 下列数中最小的数是（ ）。

A. （101001）2 B.（52）8 C.（2B）16 D.（85）10

3. 某一SRAM芯片，其容量为512×8位，包括电源和接地端各一根，则该芯片引出线的最小数目应是 （ ）。

A. 23 B. 28 C. 27 D. 19 4. 中断系统中设置中断排队判优电路的目的是（ ）。 A. 产生中断源编码 B. 提高中断响应速度

25

C. 使同时提出的中断请求中，优先响应级别最高中断 D. 使CPU能方便地转入中断服务子程序

5. 计算机中，能对指令进行译码的器件是（ ）。 A. 存储器 B. ALU

C. 运算器

D. 控制器

6. 组原实验箱TEC-XP指令字长是( )位。 A．8 B．16 C．32 D．16/32 7. 组原实验箱TEC-XP中控制信号有( )个。 A. 16 B. 24 C. 32 A.只存放程序 B.只存放数据

C.存放程序和数据 D.只存放指令代码 9. 指令寻址方式中执行速度最慢的是（ ）。 A.直接寻址 B.间接寻址 C.立即寻址 D.隐含寻址 10. 汉明码编码中若数据位是4位则需要增加（ ）位检测位。 A. 2 B. 3 C. 4 D. 5

二、填空题（每空1分，共30分） 得分： 分 1. 计算机存储器中，需要刷新的是 存储器，刷新时间间隔必须小于 ms，刷新方式有 、 、 3种刷新方式。

D. 48

8. 存储器在计算机中的主要作用是（ ）。

2. 计算机中的机器指令由 码和 码字段组成，而微指令则由 字段和 位，由 （芯片）产生下条要执行的微指令在控存中的地址。 设计，复杂指令系统CISC控制器采用 设计。

存储器，而通常由 构成Cache存储器，由 存储器构成计算机主存储器。 5. 外设的I/O控制方式主要有：程序控制I/O方式、 I/O方式、 I/O方式。

周期组成。在计算机多级时序系统中，一个指令周期由若干个机器周期组成，而每个机器周期又由若干个 周期组成。

7. 二进制数1001需要增加 位校验位？其按配偶原则配置的汉明码为 。若接收到的汉明码（按配偶原则）为1100000，则其对应的欲传送的代码为 。 8. 集中式总线判优有 、 、 三种方式。

三、计算题（共15分） 得分： 分

1、（10分）设阶码取3位，尾数取8位（均不包含符号位），按浮点补码加减运算规则计算机3.3125 +

26

字段组成。教学实验计算机TEC-XP的指令字长为 位，其微程序控制器中的微指令字长为

3. 计算机控制器有组合逻辑和微程序两种设计方法。精简指令系统RISC对应控制器采用

4. 在计算机内存中RAM存储器由DRAM和SRAM组成，其中速度最快的是 存储器，需要刷新的是

6. 计算机指令周期通常由：取指周期、 周期、 周期、 周期、

6.125。

2、（5分）假设总线的时钟频率为200MHZ，总线传输周期为4个时钟周期，总线的宽度为16位，试求总线的数据传输率。

四、简答题（共15分） 得分： 分 1、简述影响流水线性能的因素（相关）及解决方法。（6分）

2、简述中断系统要解决的问题及解决方法。（9分）

五、设计题（共20分） 得分： 分

1、（8分）某微程序控制器中，采用水平型直接控制（编码）方式的微指令格式，后续微指令地址由微指令下地址字段给出。已知共有32个微命令，6个互斥的可判定的外部条件，控制存储器的容量为512×44位。要求：

（4分）（1）设计其微指令格式，并指出其长度。

（4分）（2）指出此控制器中CMAR、CMDR的位数。

27

2.（12分）设有一个具有14位地址和8位字长的存储器，试问该存储器容量是多少？若存储器用2K×1位的RAM芯片组成，需要多少片？如何扩展？若采用138译码器进行译码，指出每组存储芯片的地址范围（16进制）。

西北农林科技大学本科课程考试试卷

2006—2007学年第二学期《计算机原理》重修试题

专业年级： 命题教师: 田 晶 审题教师: 考生姓名: 学 号: 考试成绩:

题目 得分 一 二 三 四 五 六 总分 阅卷人 得分 一、填空题：（每空回答正确0.5分，回答错误不扣分，30空共15分） 1． 世界上第一个微处理器芯片产生于 年，是由 公司推出的 位微处理器，型号为 。

⒉ 外设和计算机间的三种I/O方式：查询I/O方式、中断I/O方式、DMAI/O方式中，传送速度最快的是 方式，传送速度最慢的是 方式。

⒊ 欲组成一个32K×8的存储器，若分别选用1K×4位、16K×1位的两种不同规格的存储芯片，各需 、 片。

⒋74181可进行 运算，74182称为 部件，它可以实现 之间的先行进位。一个具有二级先行进位的32位ALU电路需有 片74181和 片74182。

⒌某计算机指令字长24位，共能完成130种操作，采用单地址格式可直接寻址的范围是 ，采用2地址格式指令，可直接寻址范围是 。 和 。

⒎CPU从主存取出并执行该指令的时间叫 周期，它常常用若干个 周期来表示，而后者又包含若干个 周期？。

⒏通常控制器的设计分为 和 两大类，相对应的控制器结构就有 和 式，前者采用的核心器件是 ，后者采用的核心器件是 。

⒐在浮点数中,尾数用原码表示时,其规格化特征是 , 尾数用补码表示时,其规格化特征是 。

28

⒍ 根据CPU访问内存的的性质不同，可将CPU的工作周期分为 、 、

⒑计算机中乘除法一般是通过相加和 相结合实现的。 得分 二、选择题：（列各题四个备选答案中选出一个正确答案，并将其代号写在答题纸相应括号内。 答案错选或未选者，该题不得分。每小题1分，共15分。）

⒈ 下列数中最大的数是（ ）

①（01011001）2 ②(32)8 ③(28)10 ④( 11011001)补 2． 计算机中（ ）负责指令译码。 ① 算术逻辑单元

②控制单元 ③ 存储器译码电路 ④ I/O译码电路

⒊ Cache是由（ ）构成

① ROM ②SRAM ③ DRAM ④ EEPROM ⒋ 在微程序控制器中，机器指令与微指令的关系是( ) ① 每一条机器指令由一条微指令来执行

② 每一条机器指令由若干条微指令组成的微程序由一个微程序来解释执行 ③ 若干条机器指令由一个微程序来执行 ⒌下列芯片中，可读可写的是（ ） ① ROM ② EPROM

③ EEPROM ④ RAM

⒍CPU中，存放欲执行指令的寄存器是（ ）

① MAR

② PC ③ MDR ④IR

⒎总线通讯中的同步通讯是（ ）。 ① 只适合于CPU控制的方式 ② 由统一时序控制的方式 ③ 只适合于外围设备控制的方式

⒏一个16KB的存储器，其地址线和数据线的总和为（ ） ① 48 ② 46 ③ 36 ④ 52

⒐主存和CPU之间增加高速缓冲存储器的目的是（ ）

① 解决主存和CPU之间的速度匹配问题 ② 扩大主存容量

③ 既扩大主存容量又提高存取速度 ⒑数值0的补码有（ ）个 ① 1个

② 2个 ③ 3个 ④ 4个

⒒下列器件中存取速度最快的是（ ） ①Cache ②主存 ③寄存器 ④外存

⒓某机字长8位，采用补码方式（其中1位为符号位），则机器数所能表示的范围是（①-127 ┅ +127 ②-128 ┅ +128 ③-128 ┅ +127 ⒔设寄存器内容为00000000，若它等于-128，则为（ ） ① 原码 ② 反码 ③ 补码 ④ 移码 ⒕运算器由许多部件组成，其核心部件是（ ）

29

）①数据总线 ②算术逻辑单元 ③累加寄存器 ④多路开关 ⒖指令周期是（ ）

①CPU执行一条指令的时间 ②CPU从内存中取出一条指令的时间 ③CPU从内存中取出一条指令加上执行这条指令的时间 得分 ③ALU ④MAR ⑤MDR 得分 四、论述题：（共20分）

1．（10分）简单论述Cache系统工作原理，Cache系统需要解决的问题是什么？ 如何提高Cache系统的命中率？

2．（5分）简单论述中断系统需要解决的问题。 ⒊（5分）简单论述DMA控制器工作过程。 得分 五、计算题（15分）

⒈(5分)磁盘组有六片磁盘,没片有2个记录面,存储区域内经22厘米,外经33厘米,道密度为40道/厘米,内层密度为400位/厘米,问:

①共有多少存储面可以用? ②共有多少柱面? ③盘组总存储容量是多少?

⒉(5分)已知:X=-0.01111,Y=+0.11001,求[X]补, [-X]补, [Y]补, [-Y]补,X+Y=? ⒊(5分)已知:两浮点数X=0.1101×210, Y=0.1011×201,求:X+Y试编写程序。 得分 六、设计题：（共30分）

⒈ （5分）设CPU内部有PC、MAR、CU、MDR、IR，写出指令取指周期的全部微操作。 2. （5分）设机器字长32位，主存容量为1MB，16个通用寄存器，共32条指令，请设计双地

址指令格式，要求有立即数、直接、寄存器、寄存器间接、变址、相对六种寻址方式。

⒊（20分）某机器中，已知配有一个地址空间为0000H—1FFFH的ROM区域。现在使用一个RAM芯片（8K×4）形成一个16K×8的SRAM区域，起始地址为2000H。假设RAM芯片有CS#和WE#信号控制端。CPU地址总线为A15—A0，数据总线为D7—D0，控制信号为R/W#，MREQ#（当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的）。要求：

①设计存储器扩展方案（指出SRAM需要几片，电路怎么连接）； ②画出ROM和SRAM同CPU连接线路。

三、解释下列英文缩写的含义(5分) ①PC ②IR

30

本文来源：https://www.bwwdw.com/article/vn5x.html