CMOS模拟集成电路版图设计基础教程 V

更新时间:2023-04-30 15:10:01 阅读量: 综合文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

CMOS模拟集成电路版图设计基础教程

薛晓博

Oct. 20th, 2013

Outline

?初识工艺流程与版图设计?Layout-XL 基本使用方法?快捷键与小技巧

?DRC 与LVS

?版图寄生参数提取与后仿真2013-10-302Institute of VLSI Design, Zhejiang

University

?初识工艺流程与版图设计?Layout-XL 基本使用方法

?快捷键与小技巧

?DRC 与LVS

?版图寄生参数提取与后仿真2013-10-303Institute of VLSI Design, Zhejiang

University

初识工艺流程和版图设计

如何将设计的电路制作出来

?芯片生产厂商通过特定的加工工艺将三维立体的器件和导线集成制造在硅片上

集成电路工艺制造的特点

?利用光刻、氧化、参杂注入、离子刻蚀等手段由底及高一层一层地将器件和导线制作成型

如何理解集成电路工艺

?如堆叠积木般一层一层地将器件与连线制造出来,制作每一层的时候如同雕刻图章

2013-10-304Institute of VLSI Design, Zhejiang

University

初识工艺流程和版图设计 什么是版图(Layout )

?版图实质上是将立体的器件与导线投影到每一层光刻掩模版(mask )上的绘图

光刻掩模版有什么用

?光刻掩模版上的图形表示通光或遮光的区域,实际上是用来告诉工艺进行光刻时需要雕琢的图形和区域 版图和工艺制造的关系

?版图中的每一层代表一种需要制作的元件或者导线;同一层中绘制的图形的“或”是最终在一层mask 上的图形;不同层图形的“与”得到了器件的关键区域和参数2013-10-305Institute of VLSI Design, Zhejiang

University

N-well CMOS 基本工艺流程2013-10-306Institute of VLSI Design, Zhejiang

University 剖面图

俯视图

N-well CMOS 基本工艺流程

2013-10-307Institute of VLSI Design, Zhejiang University

N-well CMOS 基本工艺流程

2013-10-308Institute of VLSI Design, Zhejiang University

N-well CMOS 基本工艺流程

2013-10-309Institute of VLSI Design, Zhejiang University

N-well CMOS 基本工艺流程

2013-10-3010Institute of VLSI Design, Zhejiang University

N-well CMOS 基本工艺流程

2013-10-3011Institute of VLSI Design, Zhejiang University

N-well CMOS 基本工艺流程

2013-10-3012Institute of VLSI Design, Zhejiang University

N-well CMOS 基本工艺流程

2013-10-3013Institute of VLSI Design, Zhejiang University

N-well CMOS 基本工艺流程

2013-10-3014Institute of VLSI Design, Zhejiang University

N-well CMOS 基本工艺流程

2013-10-3015Institute of VLSI Design, Zhejiang University

N-well CMOS 基本工艺流程

2013-10-3016Institute of VLSI Design, Zhejiang

University MOS 管电镜照片

初识工艺流程和版图设计

什么是PDK 和Design Rule

?PDK (Process Design Kit )工艺设计包,是由工艺代工厂商提供的一套反映工艺特性的资料工具包,包括Design Rule 、DRC &LVS 、版图层次定义文件、SPICE 仿真模型、器件版图和器件定制参数

?Design Rule (设计规则)根据工艺、设备、制作流程和水平等相关指标,设定出一个相符的规则,以保证生产出的芯片是有效的

Design Rule 的作用

?Design Rule 实际上定义出了同层或不同层版图间的几何尺寸、位置关系以及需要符合的电气特性

2013-10-3017Institute of VLSI Design, Zhejiang

University

初识工艺流程和版图设计

2013-10-3018Institute of VLSI Design, Zhejiang

University PDK 提供的工艺库文件

初识工艺流程和版图设计

2013-10-3019Institute of VLSI Design, Zhejiang

University Deign Rule 中定义的几

何尺寸与位置关系

?初识工艺流程与版图设计

?Layout-XL 基本使用方法?快捷键与小技巧

?DRC 与LVS

?版图寄生参数提取与后仿真

2013-10-3020Institute of VLSI Design, Zhejiang

University

现有的电路设计工具

电路编辑工具

?Composer :Schematic & Symbol 系统仿真工具

?Artist :基于Spectre , Hspice , Spectreverilog, Spiceverilog 等 版图设计工具

?Virtuoso :Layout & Layout-XL

版图验证工具?DRC & ERC & LVS & LPE :Dracula, Assura , Calibre 2013-10-3021Institute of VLSI Design, Zhejiang

University

本文来源:https://www.bwwdw.com/article/vmce.html

Top