数字钟(闹钟+秒表+整点报时+校时)

总结设计报告

数字钟

2017-3-16

自动化B

鲁宇轩

设计内容简介

数字钟的主要由74160计数器、7447译码器和显示电路来实现基本功能，而校时、整点报时、秒表和闹钟电路实现其扩展功能。整个电路的秒脉冲（即1HZ）由事先封装好的分频电路产生，秒脉冲送入74160计数器，‘秒’‘分’‘时’的计数器分别送到对应的译码器，然后再将信号送到显示电路显示时间。本次数字钟的设计计时周期为24小时制，显示满刻度为23时59分59秒，星期显示方面为周一~周六+周日。扩展功能的校时电路为自动校时，在校准‘分’‘时’显示后，可以在这个数的基础上继续运行，在整点报时功能中，当数字钟运行至整点前4秒时（例：23时59分56秒）即开始报时，持续5秒后停止，整点报时功能不可手动关闭。秒表功能方面，设计给定脉冲为100HZ，为4位显示，最大设计计时为60.99秒，可以手动暂停/开始和清零。最后是闹钟功能，闹钟设计响应时间为60秒，并且可以手动开启/关闭闹钟。

设计框图

单元模块设计

一、‘秒’电路

秒电路由两片74161计数器加秒脉冲来实现60进制的计数，再通过两片7447译码 器将信号给到显示模块来实现秒的功能。

二、‘分’电路

功

‘分’电路和秒电路一样为60进制，由两片74160计数器和秒进位脉冲来实现分能，再由7447译码器将信号给至显示电路

三、‘时’电路

‘时’电路和‘秒’‘分’电路有所不同，‘时’电路为24进制，可由两片74160计数器和分进位脉冲实现‘时’功能，再由译码器将信号给显示电路。

四、星期电路

基本功能中星期显示最为复杂，因为计数器默认初始值为0，可能导致下载至实验箱初始星期显示为0，另外根据要求需显示星期一、二、三、四、五、六、日，又加大了星期电路的设计难度，为解决上述问题，此处采用逻辑门通过一些逻辑关系来实现星期功能。 QD QC QB QA (0) 0 0 0 0 (1) 0 0 0 1 (2) 0 0 1 0 (3) 0 0 1 1 (4) 0 1 0 0 (5) 0 1 0 1 (6) 0 1 1 0

D C B A 0 0 0 1 (1) 0 0 1 0 (2) 0 0 1 1 (3) 0 1 0 0 (4) 0 1 0 1 (5) 0 1 1 0 (6) 1 0 0 0 (8)

本文来源：https://www.bwwdw.com/article/vm27.html