数字逻辑实验报告

实验一 TTL门电路的逻辑功能测试

一、实验目的

1、掌握TTL器件的使用规则。 2、掌握TTL集成与非门的逻辑功能。 3、掌握TTL集成与非门的测试方法。

二、实验原理

TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。

54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。

TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。

它们的逻辑表达式分别为：

图1.2.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。

图 TTL 基本逻辑门电路

与门的逻辑功能为“有0 则0，全1 则1”；或门的逻辑功能为“有1则1，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1，全1 则0”；或非门的逻辑功能为“有1 则0，全0 则1”；异或门的逻辑功能为“不同则1，相同则0”。 三、实验设备与器件

1、仪器 数字逻辑实验箱 2、器件

74LS00 二输入端四与非门 四、实验内容及实验步骤(包括数据记录）

1、测试74LS00（四2输入端与非门）逻辑功能

将74LS00正确接入DIP插座，注意识别1脚位置（集成块正面放置且缺口向左，则左下角为1脚），输入端接逻辑电平输出插口，输出端接逻辑电平显示，拨动逻辑电平开关，根据LED发光二极管亮与灭，检测非门的逻辑功能，结果填入下表中。

13Y

2A 0 0 1 1 B 0 1 0 1 Y 1 1 1 0 3、利用与非门组成其他逻辑门电路 ⑴组成非门电路

将74LS00中任意一个与非门组成如下图所示的与门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。

非门电路连接图 非门真值表 A 0 1

⑵组成与门电路

将74LS00中任意两个与非门组成如下图所示的与门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。

1Y 1 0 32456

与门电路连接图 与门真值表 A 0 B 0 Y 0 0 1 1 ⑶组成或门电路

1 0 1 0 0 1 将74LS00中任选三个与非门组成如下图所示的或门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。

1239845106

或门电路连接图

或门真值表 A 0 0 1 1 B 0 1 0 1 Y 0 1 1 1 ⑷组成异或门电路

将74LS00中的与非门按照下图所示的电路连线，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。

4612125391381110

异或门电路连接图

异或门真值表 A 0 0 1 1 B 0 1 0 1 Y 0 1 1 0 五、实验数据处理与分析

1、测试74LS00（四2输入端与非门）逻辑功能，电路图如图：13Y 2

故可列真值表

A B Y 0 0 1 0 1 1 1 0 1 1 1 0 与实验记录数据相符，则实验正确。

2、利用与非门组成其他逻辑门电路 ⑴组成非门电路，如图

故可列真值表

A Y 0 1 1 0 与实验记录数据相符，则实验正确。

⑵组成与门电路，如图

13456

2

故可列真值表

A 0 0 1 1 B 0 1 0 1 Y 0 0 0 1

与实验记录数据相符，则实验正确。

⑶组成或门电路,电路图如图

1239845106

故可列真值表

A 0 0 1 1 B 0 1 0 1 Y 0 1 1 1 与实验记录数据相符，则实验正确。

⑷组成异或门电路,电路图如图：

46121253913811

10

故可列真值表

A 0 0 1 1

B 0 1 0 1 Y 0 1 1 0 与实验记录数据相符，则实验正确。

实验二 数据选择器及其应用

一、实验目的

1、掌握中规模集成数据选择器的逻辑功能和使用方法。 2、学习用数据选择器构成组合逻辑电路的方法。

二、实验原理

数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。它的功能相当于一个多个输入的单刀多掷开关，其示意图如下：

数据选择器74LS151

74LS151是典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0~D7，这8个数据源，具有两个互补输出端，同相输出端Y和反相输出端W。其引脚图如下图所示。

74LS151的引脚图表图

三、实验设备与器件

1、仪器 数字逻辑实验箱 2、器件

74LS151 8选1数据选择器

四、实验内容及实验步骤(包括数据记录及分析)

1、测试八选一数据选择器逻辑功能测试

在数字逻辑电路实验箱IC插座模块中找一个16PIN的插座插上芯片74LS151并在16PIN插座的第8脚接上实验箱的地（GND），第16脚接上电源（Vcc）。将74LS151的控制输入端和数据输入端D0~D7接逻辑电平输出，将输出端Y接到逻辑电平显示的发光二极管上，逐次拨动对应的开关，根据发光二极管显示的变化，测试74LS151的逻辑功能。

输入 输出 G C B A Y 0 1 ? ? ? 0 0 0 0 D0 0 0 0 1 D1 0 0 1 0 D2 0 0 1 1 D3 0 1 0 0 D4 0 1 0 1 D5 0 1 1 0 D6 0 1 1 1 D7 2、用八选一数据选择器设计3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮。

⑴写成设计过程 ⑵画出接线图 ⑶验证逻辑功能

解：（1） 用“0”表示灯灭，“1”表示灯亮。A B C输入端输入3个开关的状态。

则可列真值表

输入 输出 G C B A Y 0 0 1 1 0 1 0 0 1 1 ? ? ? 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 故可知74LS151的数据输入

D0=D3=D5=D6=0

（2）接线图如图：

D1=D2=D4=D7=1

按电路图接线即可。

（3）根据电路图接线，测试电路得到的结果与设计的一致。

3、用八选一数据选择器设计一个监视交通信号灯工作状态的逻辑电路。每组信号灯均由红、黄、绿三盏灯组成。正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。当出现其他五种点亮状态时，电路发生故障，这是要求发出故障信号，提醒维护人员前去维修。

⑴写成设计过程 ⑵画出接线图 ⑶验证逻辑功能

解：（1）用“1”表示正常工作状态，用“0”表示故障状态。A B C输入端输入交通信号灯的状态。

则可列真值表

输入 输

0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 故可知74LS151的数据输入

D0=D1=D2=D4=D6=0

（2）电路图：

D3=D5=D7=1

按电路图接线即可。

（3）根据电路图接线，测试电路得到的结果与设计的一致。

实验四 触发器一、实验目的

1、掌握基本RS、JK、T和D触发器的逻辑功能。 2、掌握集成触发器的功能和使用方法。 3、熟悉触发器之间相互转换的方法。

二、实验原理

触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

1、基本RS触发器

图4-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”， 置“1”和保持三种功能。通常称S为置“1”端，因为S=0时触发器被置“1”； R为置“0”端，因为R=0时触发器被置“0”。当S=R=1时状态保持，当S=R=0时为不定状态，应当避免这种状态。

基本RS触发器的逻辑符号见图4-1（b），二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。

R-S 、J-K、T、D

2、JK触发器

在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚逻辑图如图4-2所示：

图4-2 JK触发器的引脚逻辑图

JK触发器的状态方程为：

Q*?JQ?KQ

其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q和Q为两个互补输出端。通常把Q=0、

Q=1的状态定为触发器“0”状态；而把Q=1，Q=0定为“1”状态。

JK触发器常被用作缓冲存储器，移位寄存器和计数器。 3、D触发器

在输入信号为单端的情况下，D触发器用起来更为方便，其状态方程为： Q*?D

其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可

用作数字信号的寄存，移位寄存，分频和波形发生等。有很多型号可供各种用途的需要而选用。图4-3为双D（74LS74）的引脚排列图。

图4-3 D触发器的引脚排列图

三、实验设备与器件

1、仪器 数字逻辑实验箱 2、器件

74LS00 二输入四与非门 74LS74 双D触发器 74LS112 双J—K触发器

四、实验内容及实验步骤(包括数据记录及分析)

1、测试基本RS触发器的逻辑功能

按图4-1，用两个与非门组成基本RS触发器，输入端S、R接逻辑电平输出插孔（拨位开关输出端），输出端Q和Q接逻辑电平显示输入插孔（发光二极管输入端），测试它的逻辑功能并画出真值表将实验结果填入表内。

2. 验证 D 触发器逻辑功能

将 74LS74 的RD、SD、D 连接到逻辑开关，CP 端接单次脉冲，Q 端和 Q 端分别接逻辑电平显示端口，接通是电源，按照表中的要求，改变RD、SD、D 和 CP 的状态。在 CP 从 0 到 1 跳变时，观察输出端 Q n+1 的状态，将测试结果填入下表。

3. 验证 JK 触发器逻辑功能

将 74LS112 的RD、SD、J 和 K 连接到逻辑开关，Q 和 Q 端分别接逻辑电平显示端口，CP 接单次脉冲，接通电源，按照表中的要求，改变RD、SD、J、

K 和 CP 的状态。在 CP 从 1 到 0 跳变时，观察输出端Q n+1 的状态，并将测试结果填入表。

实验五 集成计数器

一、实验目的

1、学会用触发器构成计数器。 2、熟悉集成计数器。

3、掌握集成计数器的基本功能。 二、实验原理

计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。

计数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预置数等等。

1、用D触发器构成异步二进制加法/减法计数器

图5-1 2位二进制异步加法器

如上图5-1所示，是由2个上升沿触发的D触发器组成的2位二进制异步加法器。图中各个触发器的反相输出端与该触发器的D输入端相连。

将上图加以少许改变后，即将低位触发器的Q端与高一位的CP端相连，就得到2位二进制异步减法器，如下所示：

图5-2 2位二进制异步减法器

2、异步集成计数器74LS90

74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能表如下所示：

图5-3 74LS90的引脚排列图

表5-1 74LS90的功能表

三、实验设备与器件

1、仪器

数字逻辑实验箱。 2、器件

74LS74 双上升沿D触发器 74LS90 异步集成计数器

四、实验内容及实验步骤(包括数据记录及分析)

以下实验均在数字逻辑电路实验箱IC插座模块上进行，具体的芯片插法与前述实验相同，区别在于芯片的功能引脚不同，芯片之间的连接方法不同。

1、用D触发器构成2位二进制异步加法、减法计数器。

①按图5-1利用一片 74LS74 接成二位二进制加法计数器，输出端接逻辑电平显示端口，由时钟端逐个输入单次脉冲，观察并记录Q1 和 Q0的输出状态，验证二进制计数功能。

CP 0 1 2 3 Q1 0 0 1 1 Q0 0 1 0 1 ②按图5-2利用一片 74LS74 接成二位二进制减法计数器，输出端接逻辑电平显示端口，由时钟端逐个输入单次脉冲，观察并记录Q1 和 Q0的输出状态，验证二进制计数功能。

CP 0 1 2 3 Q1 0 1 1 0 Q0 0 1 0 1 2. 按下图 (a) 用 74LS90 接成二进制计数器，由 CP1 逐个输入单次脉冲，观察输出状态并记录，验证其二进制计数功能。

CP 0 1

QA 0 1

CP 0 1 QD 0 0 QC 0 0 QB 0 1

2 3 4 0 0 1 1 1 0 0 1 0 3. 按图 (b) 接成五进制计数器，由 CP2 逐个输入单次脉冲，观察输出状态并记录，验证其五进制计数功能。

4. 按图(c) 接成 8421 码十进制计数器，由 CP1 输入单次脉冲，观察并记录输出状态，验证其十进制计数功能。

CP 0 1 2 3 4 5 6 7 8 9

5. 按图 (d) 接成对称二－五混合十进制计数器，由CP2输入单次脉冲，观察并记录输出状态，验证其计数功能。

QD 0 0 0 0 0 0 0 0 1 1 QC 0 0 0 0 1 1 1 1 0 0 QB 0 0 1 1 0 0 1 1 0 0 QA 0 1 0 1 0 1 0 1 0 1 CP 0 1 2 3 4 5 6 7 8 9

QA 0 0 0 0 1 0 0 0 0 1 QB 0 0 1 1 0 0 0 1 1 0 QC 0 1 0 1 0 0 1 0 1 0 QD 0 0 0 0 0 1 1 1 1 1

本文来源：https://www.bwwdw.com/article/vlmf.html