《微机原理与接口技术》习题

《微机原理与接口技术》习题

一、单项选择题

1、80486CPU进行算术和逻辑运算时，可处理的信息的长度为( D )。 A、32位 B、16位 C、8位 D、都可以 2、在下面关于微处理器的叙述中，错误的是( C ) 。

A、微处理器是用超大规模集成电路制成的具有运算和控制功能的芯片 B、一台计算机的CPU含有1个或多个微处理器

C、寄存器由具有特殊用途的部分内存单元组成，是内存的一部分 D、不同型号的CPU可能具有不同的机器指令

3、若用MB作为PC机主存容量的计量单位，1MB等于( B )字节。 A、210个字节 B、220个字节 C、230个字节 D、240个字节

4、运算器在执行两个用补码表示的整数加法时，判断其是否溢出的规则为( D )。 A、两个整数相加，若最高位（符号位）有进位，则一定发生溢出 B、两个整数相加，若结果的符号位为0，则一定发生溢出 C、两个整数相加，若结果的符号位为1，则一定发生溢出

D、两个同号的整数相加，若结果的符号位与加数的符号位相反，则一定发生溢出 5、运算器的主要功能是( C )。

A、算术运算 B、逻辑运算 C、算术运算与逻辑运算 D、函数运算 6、指令ADD CX，55H[BP]的源操作数的寻址方式是(D )。

A、寄存器寻址 B、直接寻址 C、寄存器间接寻址 D、寄存器相对寻址 7、设(SS)=3300H，(SP)=1140H，在堆栈中压入5个字数据后，又弹出两个字数据，则(SP)=(A )

A、113AH B、114AH C、1144H D、1140H

8、若SI=0053H，BP=0054H，执行SUB SI，BP后，则( C)。

A、CF=0，OF=0 B、CF=0，OF=1 C、CF=1，OF=0 D、CF=1，OF=1

9、已知(BP)=0100H，(DS)=7000H，(SS)=8000H，(80100H)=24H，(80101H)=5AH，(70100H)=01H，(70101H)=02H，指令MOV BX，[BP]执行后，(BX)=(D ) 。 A、0102H B、0201H C、245AH D、5A24H 10、实模式下80486CPU对指令的寻址由(A )决定。 A、CS，IP B、DS，IP C、SS，IP D、ES，IP

11、使用80486汇编语言的伪操作指令定义: VAL DB 2 DUP(1，2，3 DUP(3)，2 DUP(1，0)) 则在VAL存储区内前十个字节单元的数据是( D)。

A、1，2，3，3，2，1，0，1，2，3 B、1，2，3，3，3，3，2，1，0，1 C、2，1，2，3，3，2，1，0 D、1，2，3，3，3，1，0，1，0，1 12、下列四条指令都可用来使累加器清\，但其中不能清\进位\位的是(C ) 。 A、XOR AL，AL B、AND AL，0 C、MOV AL，0 D、SUB AL，AL

13、若(AX)=96H，(BX)=65H，依次执行ADD AX，BX指令和DAA指令后，(AL)=(C )。 A、0FBH B、01H C、61H D、0BH 14、下列能使CF标志置1的指令是(C ) 。 A、CMC B、CLC C、STC D、CLD

15、MOV AX，[BP+SI]隐含使用的段寄存器是(D )。 A、CS B、DS C、ES D、SS

16、计算机工作中只读不写的存储器是( B )。 A、DRAM B、ROM C、SRAM D、EEPROM

17、下面关于主存储器（也称为内存)的叙述中，不正确的是( B )。

A、当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理 B、存储器的读、写操作，一次仅读出或写入一个字节 C、字节是主存储器中信息的基本编址单位

D、从程序设计的角度来看，cache（高速缓存）也是主存储器

18、CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( B )周期。 A、指令 B、总线 C、时钟 D、读写 19、存取周期是指( D )。

A、存储器的写入时间 B、存储器的读出时间

C、存储器进行连续写操作允许的最短时间间隔 D、存储器进行连续读/写操作允许的最短时间3间隔 20、下面的说法中，( C )是正确的。 A、EPROM是不能改写的 B、EPROM是可改写的，所以也是一种读写存储器 C、EPROM是可改写的，但它不能作为读写存储器 D、EPROM只能改写一次

21、主存和CPU之间增加高速缓存的目的是( A )。 A、解决CPU和主存间的速度匹配问题 B、扩大主存容量 C、既扩大主存容量，又提高存取速度 D、增强CPU的运算能力 22、采用虚拟存储器的目的是( C )。

A、提高主存速度 B、扩大外存的容量 C、扩大内存的寻址空间

D、提高外存的速度

23、某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( C )A、70FFFH B、80000H C、7FFFFH D、8FFFFH

24、微机系统中的存储器可分为四级，其中存储容量最大的是( D )。 A、内存 B、内部寄存器 C、高速缓冲存储器 D、外存 25、下面的说法中，( B )是正确的。

。 A、指令周期等于机器周期 B、指令周期大于机器周期 C、指令周期小于机器周期 D、指令周期是机器周期的两倍 26、按与存储器的关系，I/O端口的编址方式分为（ C ）。 A、线性和非线性编址 B、集中与分散编址 C、统一和独立编址 D、重叠与非重叠编址

27、在中断传送方式下，主机与外部设备间的数据传送通路是（ A ）。 A、数据总线DB B、专用数据通路 C、地址总线AB D、控制总线CB 28、状态信息是通过（ A ）总线进行传送的。 A、数据 B、地址 C、控制 D、外部 29、下列总线中，属于局部总线的是（ D ）。 A、ISA B、EISA C、MCA D、PCI

30、利用程序查询方式传送数据时，CPU必须读（ A ）以判断是否传送数据。 A、外设的状态 B、DMA的请求信号 C、数据输入信息 D、外设中断请求 31、CPU与外设间数据传送的控制方式有( D )。

A、中断方式 B、DMA方式 C、程序控制方式 D、以上三种都是 32、CPU与I∕O设备间传送的信号有( D )。

A、数据信息 B、控制信息 C、状态信息 D、以上三种都是 33、在中断方式下，外设数据输入到内存的路径是( D )。 A、外设→数据总线→内存 B、外设→数据总线→CPU→内存 C、外设→CPU→DMAC→内存 D、外设→I∕O接口→CPU→内存 34、CPU响应中断请求和响应DMA请求的本质区别是( D )。 A、中断响应靠软件实现 (B)速度慢 (C)控制简单

D、响应中断时，CPU仍然仍控制总线，而响应DMA请求时，CPU要让出总线 35、将微处理器、内存储器及I/O接口连接起来的总线是（ C ）。

A、片总线 B、外总线 C、系统总线 D、局部总线

36、在下列指令中，能使PC机CPU对I/O端口进行读写访问的是（ C ）。 A、中断指令 B、串操作指令 C、输入输出指令 D、传送指令 37、下列几种芯片是PC机的常用芯片，它们之中可接管总线控制数据传送的是（ D ）。

A、定时器/计数器芯片 B、串行接口芯片 C、并行接口芯片 D、DMA控制器芯片

38、下列几种芯片是PC机的常用I/O接口芯片，它们之中可接管总线控制数据传送的是（ B ）

A、8253A B、8237A C、8259A D、8255A

39、在下列指令中,能使PC机CPU对I/O端口进行读写访问的是（ C ）。 A、中断指令 B、串操作指令 C、输入/输出指令 D、传送指令 40、将微处理器、内存储及I/O接口连接起来的总线是（ C ）。 A、片总线 B、外总线 C、系统总线 D、内部总线 41、支持无条件传送方式的接口电路中，至少应包含( D )。

A、数据端口，控制端口 B、状态端口 C、控制端口 D、数据端口 42、CPU与慢速的外设进行数据传送时，采用( B )方式可提高CPU的效率。 A、查询 B、中断 C、DMA D、无条件传送

43、当采用( A )输入操作情况时，除非计算机等待，否则无法传送数据给计算机。 A、程序查询方式 B、中断方式 C、DMA方式 D、IOP处理机方式 44、微机中地址总线的作用是( C )。

A、用于选择存储单元 B、用于选择进行信息传输的设备 C、用于指定存储单元和I/O设备接口电路的选择地址 D、用于确定操作对象 45、计算机使用总线结构便于增减外设，同时( C )。 A、减少了信息的传输量 B提高了信息的传输量

C、存储器和I/O设备的地址码 D、上述(B)(A) 142、占用CPU时间最长的数据传送方式是( C )。 A、DMA B、中断 C、查询 D、无条件

143、在微型计算机中将各个主要组成部件连接起来，组成一个可扩充基本系统的总线称之为( D )。

A、外部总线 B、内部总线 C、局部总线 D、系统总线 144、现行PC机中，I/O口常用的I/O地址范围是( D )。

A、0000H～FFFFH B、0000H～7FFFH C、0000H～3FFFH D、0000H～03FFH 145、PC机执行输出指令OUT时，向相应的I/O接口芯片产生的有效控制信号是( C )。

A、AEN B、IOR C、IOW D、ALE

146、当M/IO=0， W/R=0时，80486CPU完成的操作为( B )。 A、存储器读 B、I/O读 C、存储器写 D、I/O写

147、以80486CPU构成的PC机，其系统总线至少应采用（ C ）。 A、EISA总线 B、S—100总线 C、ISA总线 D、PC/XT总线 148、通常一个外设的状态信息在状态端口内占有（ A ）位。 A、1 B、2 C、4 D、8

149、按与存储器的关系，I/O端口的编址方式分为（ C ）。 A、线性和非线性编址 B、集中与分散编址 C、统一和独立编址 D、重叠与非重叠编址

150、在中断传送方式下，主机与外部设备间的数据传送通路是（ A ）。 A、数据总线DB B、专用数据通路 C、地址总线AB D、控制总线CB 151、状态信息是通过（ A ）总线进行传送的。 A、数据 B、地址 C、控制 D、外部 152、下列总线中，属于局部总线的是（ D ）。

A、ISA B、EISA C、MCA D、PCI

153、利用程序查询方式传送数据时，CPU必须读（ A ）以判断是否传送数据。 A、外设的状态 B、DMA的请求信号 C、数据输入信息 D、外设中断请求 154、若8259A工作在自动循环方式下，当前IR1上的中断请求已执行并返回，则8个中断源中优先级最高的是（ A ）。 A、IR2 B、IR0 C、IR7 D、IR5

155、要屏蔽某外部中断，可通过改变8259A（ B ）的内容实现。 A、IRR B、IMR C、ISR D、PR

156、欲读取8259A的IRR的内容，必须先写（ D ）命令字。 A、ICW1 B、OCW2 C、ICW2 D、OCW3

157、80X86系统中硬件中断服务程序的入口地址可由（ C ）得到。 A、主程序中的调用指令 B、主程序中的转移指令 158、80486CPU有（ C ）引脚可接收外部中断请求信号。 A、15个 B、8个 C、2个 D、1个

159、中断控制器8259A采用级连方式时最多可管理（ A ）中断源。 A、64个 B、32个 C、16个 D、15个

160、在下列各种中断中，需由外部电路提供中断类型号的是（ D ）。 A、INTO B、INT n C、NMI D、INTR

161、台微型计算机的型号是奔四800，则其中800的含义是（ D ） A、CPU中有800个寄存器 B、CPU中有800个运算器 C、该微机的内存为800MB D、时钟频率为800MHZ

162、算机内部，一切信息的存取，处理和传送都是以（ D ）形式进行。 A、EBCDIC码 B、ASCII码 C、十六进制编码 D、二进制编码 163、位PC机中整数的有效范围是（ D ）

A、- 32768―32767 B、- 32767―32767 C、0―65535 D、- 32768―32767或0―65535 164、 C ）表示中，二进制数11111111B表示十进制数–1 A、原码 B、反码 C、补码 D、BCD码

165、位的二进制数的补码形式表示一个带符号数，它能表示的整数范围是（ D ） A、-127—+127 B、-128—+128 C、-127—+128 D、-128—+127 166、机中运算器和控制器合称为（ A ） A、CPU B、ALU C、主机 D、ENIAC

167、位的个人计算机，一个字节（Byte）由（ B ）位（bit）组成。 A、4 B、8 C、16 D、32 168、机器中浮点数的表示格式如下： 阶符 阶码 尾符 尾码

15 14 12 11 10 0

当尾数用补码，阶码（阶码基数为2，尾数以规格化数表示）用补码表示时，- 123 . 625的表示形式为 ( A )。

A、0111100001000110 B、0111111111011010 C、0111100001000101 D、1000000001000110 169、能上，8086的CPU由（ C ）两部分组成。

A、SP、ALU B、控制器、FLAGS C、EU、BIU D、EU、ALU 170、存器FLAGS中存放两类标志，即（ B ）。 A、符号标志、溢出标志 B、控制标志、状态标志 C、方向标志、进位标志 D、零标志、奇偶标志 171、在保护模式下，代码段的段基址存在于( D)中。

A、段选择符 B、指令指针寄存器 C、段寄存器 D、段描述符 172、查表指令XLAT规定，待查表的首址应存入( D)中。

A、BP B、SI C、DI D、BX

173、取的某一条指令的偏移地址由( D)提供。 A、SI B、BP C、SP D、IP

174、寄存器间接寻址方式中，操作数在( C)中。

A、通用寄存器 B、堆栈 C、主存单元 D、段寄存器 175、运算型指令的寻址和转移型指令的寻址，其不同点在于( A)。 A、前者取操作数，后者决定程序的转移地址 B、后者取操作数，前者决定程序的转移地址 C、两者都是取操作数

D、两者都是决定程序的转移地址 176、JMP WORD PTR [DI]是( A)。

A、段内间接转移 B、段间间接转移 C、段内直接转移 D、段间直接转移 177、INC指令不影响( B)标志。 A、OF B、CF C、SF D、ZF 178、逻辑移位指令SHL用于( C)。

A、带符号数乘2 B、带符号数除2 C、无符号数乘2 D、无符号数除2 179、算术移位指令SAR用于( B)。

A、带符号数乘2 B、带符号数除2 C、无符号数乘2 D、无符号数除2 180、下列指令中，有语法错误的是( D)。 A、MOV [SI]，AX B、IN AL，DX C、XOR AX，1234H D、OUT 210H，AL 181、采用高速缓存Cache的目的是( B )。

A、提高总线速度 B、提高主存速度 C、使CPU全速运行 D、扩大寻址空间 182、堆栈的工作方式是( D )。

A、先进先出 B、随机读写 C、只能读出，不能写入 D、后进先出 183、EPROM是指( D )。

A、随机读写存储器 B、可编程只读存储器 C、只读存储器 D、可擦除可编程只读存储器

184、连续启动两次独立的存储器操作之间的最小间隔叫（ A ）。 A、存取时间 B、读周期 C、写周期 D、存取周期

185、对存储器访问时，地址线有效和数据线有效的时间关系应该是（ C ）。 A、数据线较先有效 B、二者同时有效 C、地址线较先有效 D、同时高电平 186、微机的内存器可用（ A ）构成。

A、RAM和ROM B、硬盘 C、软盘 D、光盘 187、和外存储器相比，内存储器的特点是（ C 〕。 A、容量大、速度快、成本低 B、容量大、速度慢、成本高 C、容量小、速度快、成本高 D、容量小、速度快、成本低 188、若内存容量为64KB，则访问内存所需地址线( A )条 A、16 B、20 C、18 D、19

189、若用6264SRAM芯片（8K×8位）组成128KB的存储器系统，需要（ A ）片6264芯片。

A、16 B、24 C、32 D、64

190、若内存容量为64KB，则访问内存所需地址线( A )条。 A、16 B、20 C、18 D、19 二、判断题

1、80486的逻辑段不允许有段的重叠和交叉。 （ F ）

2、在80486的32位标志寄存器中，其每一位都有一定的含义。 （ F ）

3、若一个数据块的起始地址为20A0H:0F6H，则该数据块起始地址的实际地址是21B60H。 （ F ）

4、SP的内容可以不指向堆栈的栈顶。 （ F ） 5、寄存器寻址其运算速度较低。 （ F ）

6、指令MOV AX，[BX]的源操作数是寄存器寻址方式。 ( F ) 7、对堆栈区的操作必须遵循先进先出的原则。 ( F ) 8、比较两个带符号数的大小，可根据CF标志来判断。 ( F )

9、逻辑操作符AND，OR，XOR和NOT，只能用于数字表达式。 ( T ) 10、不能给段寄存器赋立即数。 ( T ) 11、OF位可用来表示有符号数的溢出。 ( T ) 12、无条件转移指令只能用于段内直接转移。 ( F )

13、MOV AX，[BP]的源操作数的物理地址为16*(DS)+(BP)。 ( F ) 14、指令MOV DI，OFFSET [BX][SI]是正确的。 ( F ) 15、指令MOV CS，BX是非法的。 ( T )

16、静态随机存储器中的内容可以永久保存。 ( F ) 17、总线周期是指CPU执行一条指令所需的时间。 ( F )

18、无论采用何种工艺，动态RAM都是利用电容存储电荷的原理来保存信息的。 ( T )

19、Cache是一种快速的静态RAM，它介于CPU与内存之间。 ( T ) 20、寻址256M字节内存空间，需28条地址线。 ( T ) 21、字长是描述CPU数据总线宽度的指标。 （ T ）

22、计算机的堆栈是一种特殊的数据存储区，数据存取采用先进先出的原则。 （ F ） 23、当运算结果各位全部为零时，标志ZF=0。 （ F ） 24、逻辑地址不是物理地址，但它是唯一的。 （ F ） 25、指令NOT AX，BX是合法的。 ( F )

26、MOV [BX][BP]，AX是对的。 ( F )

27、80486中对堆栈单元的存取操作是以字节为单位的。 ( F ) 28、JMP指令要影响标志位。 ( F ) 29、INC指令影响所有状态标志。 ( F )

30、欲交换寄存器SI，DI的内容，可用指令XCHG SI，DI实现。 ( T ) 31、CPU中的程序计数器IP中存放的是指令的逻辑地址。 ( T ) 32、两个符号相同的数相减不会产生溢出。 ( T ) 33、汇编程序就是汇编语言程序。 ( F )

34、相对寻址中的位移量只能用16位表示。 ( F ) 35、EPROM是指可擦除可编程随机读写存储器。 ( T )

36、某内存模块的地址范围为80000H～0BFFFFH，该模块的容量为256K （ T ） 37、在查询方式下输入输出时，在I/O接口中设有状态寄存器，通过它来确定I/O设备是否准备好。输入时，准备好表示已满；输出时，准备好表示已空。 ( T ) 38、无条件式的I/O是按先读状态口，再读数据口的顺序传送数据的。 ( T ) 39、I/O数据缓冲器主要用于协调CPU与外设在速度上的差异。 ( T )

40、查询式输入输出是按先读状态端口，后读/写数据端口的顺序传送数据的。 ( T ) 41、CLD指令是MOVSB指令的使用条件之一。 （ F ） 42、段寄存器间不能直接进行数据传送。 （ T ）

43、要把变量BUFF的有效地址送给BX，可用MOV BX，BUFF指令。 （ F ） 44、当对堆栈段的数据进行操作时，其操作数的有效地址可保存在BP中。 （ T ） 45、TEST指令属于逻辑运算指令。 （ T ）

46、CS和IP都不能作传送指令的目的操作数。 （ T ） 47、连接CPU和外设的接口电路中必须要有状态端口。 ( F ) 48、总线是专门用于完成数据传送的一组信号线。 ( F )

49、I/O接口的基本功能之一是完成数据的缓冲 。 ( T )

50、要实现微机与慢速外设间的数据传送，只能利用查询方式完成。 ( F ) 51、单片8259A最多可接8个中断源。 ( T )

52、中断服务程序结束时，可用RET指令代替IRET指令返回主程序。 ( F ) 53、若8259A工作在优先级自动循环方式，则IRQ4的中断请求被响应并且服务完毕后，优先级最高的中断源是IRQ3。 ( T )

54、CPU在响应外中断时，会自动将标志标志寄存器的IF和TF清零。 ( T ) 55、可屏蔽中断要执行两个中断响应总线周期。 ( T ) 56、内中断不受IF和TF标志的影响。 ( F )

57、在可屏蔽中断的嵌套原则中，不允许低级中断打断高级中断，但允许同级中断相互打断。 ( F )

58、同一片8259的8个中断源的中断向量在中断向量表中可以不连续存放。 ( F ) 59、中断向量地址是中断服务程序入口地址。 ( F )

60、利用8259A对外中断进行管理时，只能管理8个中断源。 ( F )

本文来源：https://www.bwwdw.com/article/vlc3.html