数字电子技术 第7章时序逻辑电路的分析与设计

第七章

时序逻辑电路的分析与设计

内容提要：

在第5、6两章里研究了触发器、寄存器和计数器，它们是典型的时序逻辑电路。本章将继续探讨时序逻辑电路，主要介绍时序逻辑电路的通用分析和设计方法。

7.1概述

导读：

在这一节中，你将学习： ? 时序逻辑电路的定义

? 时序逻辑电路的结构形式 ? 时序逻辑电路的分类

7.1.1时序逻辑电路的定义

若一个逻辑电路在任何时刻产生的输出信号不仅与该时刻的输入信号有关，而且还与电路原来的状态有关，则称该电路为时序逻辑电路。换句话说，时序逻辑电路具有记忆功能。

7.1.2时序逻辑电路的结构

时序逻辑电路的一般结构如图7-1所示。它由组合电路和存储电路两部分组成，其中

X(X1,X2,???,Xn)是时序逻辑电路的输入信号，Q(Q1,Q2,???,Qr)是存储电路的输出信号，

它被反馈到组合电路的输入端，与输入信号共同决定时序逻辑电路的输出状态。

Z(Z1,Z2,???,Zm)是时序电路的输出信号，Y(Y1,Y2,???,Yr)是时序逻辑电路中的激励信号，

又称为组合电路的内部输入信号，它和时序逻辑电路的当前状态共同决定存储电路下一时该的状态。这些信号的逻辑关系可以表示为：

2

图7-1时序电路的一般结构

???,m, ) Zi?fi(X1,???,Xn,Q1,???,Qr) (i?1,2 （7.1） ???,r, ) Yi?gi(X1,???,Xn,Q1,???,Qr) (i?1,2 （7.2） ???,r, ) Qn?1i?ki(Y1,???,Yr,Q1,???,Qr) (i?1,2 （7.3）

其中，式（7.1）是输出方程。式（7.2）是存储电路的驱动方程或称激励方程。式（7.3）

是存储电路的状态方程。

从时序电路的一般结构可知，时序逻辑电路具有以下特点：

（1）电路由组合电路和存储电路共同组成，具有对过去输入信号进行记忆的功能。 （2）时序电路中存在反馈回路。

（3）电路的输出由电路当时的输入和电路原来的状态共同决定。

7.1.3时序逻辑电路的分类

时序逻辑电路通常按照电路的工作方式以及电路输出对输入信号的依从关系来进行分类。

按照电路的工作方式，时序逻辑电路可以分为同步时序逻辑电路和异步时序逻辑电路两大类。在同步时序逻辑电路中，各触发器的时钟脉冲相同，各触发器状态的改变受到同一时钟脉冲的控制。在异步时序逻辑电路中，各触发器的时钟脉冲不相同，各触发器状态的改变不是同时发生的。

按照电路输出对输入信号的依从关系，时序逻辑电路又可分为Mealy型时序电路和Moore型时序电路。如果时序逻辑电路的输出是电路输入和电路状态的函数，则称为Mealy型时序电路；如果时序逻辑电路的输出仅仅是电路状态的函数，则称为Moore型时序电路。换言之，在Mealy型时序电路中，输出同时取决于存储电路的状态和输入信号；而在Moore型时序电路中，输出只是电路状态的函数。Mealy电路和Moore电路的结构框图见图7-2。

3

（a）Mealy型

（b）Moore型

图7-2 Mealy电路和Moore电路的结构框图

4

自测练习

1．时序逻辑电路由组合电路和（ ）共同组成。 2．时序电路的特点之一是存在（ ）回路。

3．按照电路的工作方式，时序逻辑电路可以分为（ ）和（ ）两大类。 4．一个同步时序逻辑电路可用（ ）方程、（ ）方程和（ ）方程来描述。 5．Mealy型时序电路的输出与（ ）有关；Moore型时序电路的输出与（ ）有关。 6．分析题6表1和题6表2，（ ）表是Moore型时序电路，（ ）表是Mealy型时序电路。

题6表1

现态 A B C 输入0 B/1 B/0 A/0 输入1 C/0 A/1 C/0 说明 次态 / 输出 题6表2

现态 W X Y 输入0 Y X X 输入1 X Y W 输出 0 1 0 5

7.2时序逻辑电路的分析

导读：

在这一节中，你将学习：

? 由触发器构成的同步时序逻辑电路的分析方法 ? 状态表的两种不同格式及填写方法

? 由触发器构成的异步时序逻辑电路的分析方法 ? 时序逻辑电路的分析例子

时序逻辑电路的分析，就是对一个给定的时序逻辑电路，通过分析，求出它的输出Z的变化规律、电路状态Q的变化规律，并说明该时序电路的逻辑功能和工作特性。

7.2.1时序逻辑电路的分析步骤

时序逻辑电路的分析步骤如下：

1．由给定的逻辑电路图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）各触发器的驱动方程。 （3）时序电路的输出方程。

2．将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程）。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图或时序图。 4．根据电路的状态转换图说明该时序逻辑电路的逻辑功能。

状态表是一种能够完全描述时序电路逻辑功能的状态转移表格。它是一张反映时序电路输出Z、次态Qn+1和电路输入X、现态Qn 之间关系的表格。对于时序电路中的Mealy型电路和Moore型电路两种模型，其状态表的格式也有所不同。

Mealy型时序电路状态表格式如表7-1所示。时序逻辑电路的全部输入信号X列在状态表的顶部，表的左边列出现态Qn，表的内部列出次态和输出。状态表的读法是，处在现态 Qn的时序电路，当输入信号为X时，该电路将进入输出为Z的次态Qn+1 。

表7-1 Mealy型电路状态表格式

现态Qn 次态Qn+1/输出Z 输入X

Moore型同步时序电路状态表格式如表7-2所示。考虑到Moore型电路的输出Z只是电路现态Qn 的函数，为了简单明了，将输出单独作一列，其值完全由现态Qn 确定。

本文来源：https://www.bwwdw.com/article/vcxv.html