电路设计过程中的问题问答

12 接地问题

问：我已看过你们的“产品说明”(data sheets)和“应用笔记”(appl ication notes)，也参加过你们的技术讲座，但有关如何处理ADC中模拟地和数字地的引脚 我仍有点儿糊涂。产品说明书中通常要求把模拟地和数字地在器件上连接在一起，但我不 想把ADC接成系统的星形接地点。我应该怎么做?

答：首先，对涉及到模拟地和数字地感到糊涂这件事，你不必感觉那么坏，许 多人都是这样的!许多迷惑首先来自ADC接地引脚的名称。模拟地和数字地的引脚名称表示内 部元件本身的作用，未必意味着外部也应该按照内部作用去做。让我们来解释一下。

一个集成电路内部有模拟电路和数字电路两部分，例如ADC，为了避免数字信号耦合到模拟 电路中去，模拟地和数字地通常分开。图121所示是一个ADC的简单示意图。从芯片上的焊 点到封装引脚的连线所产生的引线接合电感和电阻，并不是IC设计者专门加上去的。快速变 化的数字电流在B点产生一个电压，经过杂散电容(C STRAY )必然耦合到模拟电路的A点 。尽 管这是制造芯片 过程中IC设计者应考虑的问题。可是你能够看到为了防止进一步耦合，模拟地和数字地的引 脚在外面应该用最短的连线接到同一个低阻抗的接地平面上。任何在数字地引脚附加的外部 阻抗都将在B点上引起较大的数字噪声。然后将大的数字噪声通过杂散电容耦合到模拟 电路上。可通过一个极简单的示意图(图121)来说明这一点。

图121 模拟地与数字地

问：好，你已告诉我把集成电路的模拟地和数字地引脚接到同一接地平面，但我 仍然要把模拟和数字接地平面在系统中分离开来，我要它们仅仅在一点上连起来，但这 个公共点是电源的返回端，并且连到底座接地线上。那么现在我还要做什么? 答：假如你的系统只有一个数据转换器，实际上你可以按照产品说明中所说的方 法去做 ，并且把模拟地和数字地线系统一起连在转换器上。你的系统的星形接地点现

在是在数据转 换器上。但是这也许是极不希望的，除非在开始时你就用这样的想法来设计你的系统。假如 你有几个数据转换器安排在不同的印制线路板上，这个规则不适用应该另想办法，因为模 拟地 和数字地系统被连接在许多印制线路板的每个转换器上。对于接地环路这是最好的建议。

问：我已经能想像出来了!假如我必须把模拟地和数字地引脚在器件上连 在一 起，我仍旧需要分开系统的模拟地和数字地，我把模拟地和数字地连起来再接到印制线路板 上的模拟接地平面，或者是数字接地平面上，但不能两者都连上，对吗?因为ADC既是模 拟器件又是数字器件，那么连到哪一个接地平面更合适呢?

答：对!假如你把模拟地和数字地引脚都连到数字接地平面上，那么你的模拟输 入信号将有数字噪声叠加上去，因为模拟输入信号是单端的且相对于模拟接地平面而言。 问：所以正确的回答是把模拟地和数字地引脚两者连起来并接到模拟接地 平面上，对吗?但这样会不会把数字噪声加到本来很好的接地平面上?另外，因为现在输出信 号是相对于模拟接地平面，而所有其它逻辑是相对于数字接地平面，那么输出逻辑噪声容限 是否会下降?我打算把ADC输出接到印制线路板背面三态数据总线上，在那里噪声会相当大， 所以我认为首先需要能够得到的所有噪声容限。

答：好!没有什么人会说生活是很容易的!你已经通过困难的道路得到了正确的 结论，但你提出的模拟接地平面上的数字噪声和在ADC输出端上减少噪声容限(noise margin )的问题， 实际上并非像想象的那样坏，可以把它们克服掉。把几百毫伏不可靠的信号加到数字接口明 显地好 于把同样不可靠信号加到模拟输入端。对于10 V输入的16位ADC，其最低位信号仅仅 为150 μV!在数字地引脚上的数字地电流实际上不可能比这更坏，否则它们将使ADC内部 的 模拟部分首先失效!假如你在ADC电源引脚到模拟接地平面之间接一种高质量高频陶瓷电容器 (0 1μF)来旁路高频噪声，你将把这些电流隔离到集成电路周围非常小的范围，并且将其对 系统其余部分的影响减到最低。

虽然数字噪声容限会减少，但是如果低于几百毫伏，对于TTL和CMOS逻辑通常是可以接受 的。假如你的ADC有单端ECL输出，你就需 要在每一个数字门上加一个推挽门，即起平衡和补偿输出的作用。把这些门电路封装块地线 引 到模拟接地平面，并且用差分方式连接逻辑信号接口。在另一端使用一个差分线路接收器， 将 它的接地端接到数字接地平面上。模拟接地平面和数字接地平面之间的噪声是共模信号，它 们的大 多数将在差分线路接收器的输出端被衰减抑制掉。你可以把同样方法用于TTL和CMOS，但它 们通常有足够的噪声容限，所以不需要差分传输。

但是你说过的一件事使我大感忧虑。通常把ADC输出直接连到有噪声的数据总线上，是很 轻率的作法。总线噪声经过内部寄生电容耦合可能返回ADC模拟输入端。寄生电容从01到0 5 p F。如果把ADC输出直接连到靠近ADC的中间缓冲锁存器就要好得多(见图122)。缓冲锁存器 地线接到数字接地平面上，所以它的输出逻辑电平和系统其余部分的逻辑电平兼容。

图122 ADC输出通过缓冲锁存器接到数据总线

问：我现在明白了。但究竟为什么你不把ADC的所有地线引脚都称作模拟 地(AGND)?这样就不会先出现这些问题。

答：假如新来的检查人员用一只欧姆表，看一看它们在封装体内部是否连在一起 。这种做法多半会被拒绝，因为集成电路可能会被烧。另外存在一个惯例，我们必须把这些 引脚做标记，以便指示它们的真实功能，而不是像我们想象的那样。 问：好!我不去做你刚才的试验了。现在讨论一个问题。我有一个同事，他设计了 一个模拟地和数字地独立的系统，他把模拟地引脚接到模拟接地平面，把数字地引脚 接到 数字接地平面上，他说系统工作得很好，怎么解释这件事?

答：首先，你按照未被推荐的方法去做，并不一定意味着你能一时侥幸成功，有 时你会陷入虚假的安全感(这就是鲜为人知的Murphy定律)，有些ADC对于模拟地与数字 地 引脚 之间的外部噪声不敏感，你的同事偶然选到的可能就是这一种。如果要求我们对你的同事所 说的 “工作很好”的定义做考察，可能还会有其它的解释。然而ADC的制造厂家指出，在那种工 作条件下ADC的技术指标得不到保证。像ADC那样复杂器件要在所有工作条件下进行试验是不 现实的，特别是在不是首先推荐的那些条件下!你的同事这次是侥幸的。假如这个做法在将 来的系统设计中继续使用，你还是会相信Murphy定律最终会得到证实的。

问：关于ADC接地的基本原理现在我已经懂了，但对于DAC应该怎样接地呢 ? 答：应用同样的原则。DAC的模拟地引脚和数字地引脚连在一起并接到模拟接地平 面 上。如果DAC没有输入锁存器，应该把驱动DAC的寄存器的基准和接地引脚接到模拟地以预 防数字噪声耦合到模拟输出端。

问：对于含有ADC，DAC和DSP(例如ADSP21msp50音频处理器)的混合处理 芯片应该怎样接地呢?

答：应用同样的原则。对于复杂的混合信号芯片，例如ADSP21msp50，你决不能 把它仅看作是数字芯片!应该应用我们刚刚讨论的同样的原则。即使一个16位的

ΣΔADC和 DAC的有效采样速率仅仅为8 ksps，转换器过采样工作频率仍然达到1 MHz。这种转换器需要 一 个13 MHz的外部时钟，而52 MHz的内部处理器时钟是由一个锁相环来产生的。正如你所看到 的，成功地应用这种器件需要懂得精密电路和高速电路的设计方法。

问：这些器件对模拟电源和数字电源要求怎么样?我究竟是买独立的模拟电源和数 字电源，还是买相同的电源?

答：这个问题实际上与数字电源的噪声大小有关。例如ADSP21msp50有独立的+5 V 模拟电源引脚和+5 V数字电源引脚。倘若你有一个相当干净的数字电源，你还把它作为 模拟 电源使用，可能侥幸没出现问题。一定要在器件每个电源引脚上用01μF陶瓷电容适当去 耦 。推荐对模拟接地平面去耦，而不是数字接地平面!你也可以用一个铁氧体环把模拟电源和 数字电 源进一步隔离。图123示出的是一种正确接法。更为保险的办法是使用单独的+5 V电源。 假如你能允许附加的功率损耗，可使用三端稳压块从无噪声+15 V或+12 V电源中产生一个+5 V电 源。

图123 铁氧体对模拟电源和数字电源的隔离

关闭本文

14 电容器的寄生作用与杂散电容

电容器的寄生作用

问：我想知道如何为具体的应用选择合适的电容器，但我又不清楚许多不同种类 的电容器有哪些优点和缺点?

答：为具体的应用选择合适类型的电容器实际上并不困难。一般来说，按应用分 类，大多数电容器通常分为以下四种类型(见图14.1)：

2交流耦合，包括旁路(通过交流信号，同时隔直流信号)

2去耦(滤掉交流信号或滤掉叠加在直流信号上的高频信号或滤掉电源、基准电源 和信号电路中的低频成分) 2有源或无源RC滤波或选频网络

2模拟积分器和采样保持电路(捕获和储存电荷)

尽管流行的电容器有十几种，包括聚脂电容器、薄膜电容器、陶瓷电容器、电解电容器，但 是对某一具体应用来说，最合适的电容器通常只有一两种，因为其它类型的电容器，要么有 的性能明显不完善，要么有的对系统性能有“寄生作用”，所以不采用它们。

问：你谈到的“寄生作用”是怎么回事?

答：与“理想”电容器不同，“实际”电容器用附加的“寄生”元件或“非理想 ”性能来表征，其表现形式为电阻元件和电感元件，非线性和介电存储性能。“实际”电容 器模 型如图14.2所示。由于这些寄生元件决定的电容器的特性，通常在电容器生产厂家的产品说 明中都有详细说明。在每项应用中了解这些寄生作用，将有助于你选择合适类型的电容器。

图14.2 “实际”电容器模型

问：那么表征非理想电容器性能的最重要的参数有哪些?

答：最重要的参数有四种：电容器泄漏电阻RL(等效并联电阻EPR)、等效串联电 阻(ESR)、等效串联电感(ESL)和介电存储(吸收)。

图149 法拉弟电容屏蔽

请注意法拉弟屏蔽使噪声和耦合电流直接返回到噪声源，而不再通过阻抗Ｚ 1 。

电容耦合的另一个例子是侧面镀铜陶瓷集成电路外壳。这种DIP封装，在陶瓷封装的顶上有 一小块方形的导电可伐合金盖，这块可伐合金盖又被焊接到一个金属圈(metallized rim)上 (见图1410)。生产厂家只能提供两种封装选择：一种是将金属圈连接到器件封装角上的一 个引 脚上；另一种是保留金属圈不连接。大部分逻辑电路在器件封装的某一角上有一个接地引脚 ，所以这种器件的可伐合金盖接地。但是许多模拟电路在器件封装的四个角上没 有一个接地引脚，所以这 2侧面镀铜陶瓷DIP封装，有时有隔离的可伐合金 盖2该封装器件受容性干扰易受损坏，所以应尽可能接地

图1410 由可伐合金盖引起的电容效应 种可伐合金盖被悬浮。可以证明，如果这种陶瓷DIP封装器件的芯片不 被屏蔽，那么它要比塑料DIP封装的同样芯片更容易受到电场噪声的损坏。

不论环境噪声电平有多么大，用户最好的办法是将任何侧面镀铜陶瓷封装集成电路凡是生产 厂家没有接地的可伐合金盖接地。为了接地可将引线焊接到可伐合金盖上(这样做不会损坏 芯片，因为芯片与可伐合金盖之间热和电气隔离)。如果无法焊接到可伐合金盖上，可使用 接地的磷青铜片做接地连接，或使用导电涂料将可伐合金盖与接地引脚连接。绝对不允许将 没有经过检查的实际上不允许和地连接的可伐合金盖接地。有的器件应将可伐合金盖接到电 源端而不是接到地，就属于这种情况。在集成电路芯片的接合线(bond wires)之间不能采用法拉弟屏蔽，主要原因是在 芯片的两条接合线与其相联的引线框架之间的杂散电容大约为02pF(见图1411)，观测值 一般在005pF至06pF之间。

图1411 芯片接合线之间的杂散电容 考虑高分辨率数据转换器(ADC或DAC)，它们都与高速数据总线连接。数据总线上的每条线( 大约都以2至5V/ns的速率传送噪声)通过上述杂散电容影响ADC或DAC的模拟端口(见图1412 )。由此引起的数字边缘耦合势必降低转换器的性能。

图1412 高速数据总线上的数字噪 声通过杂散电容进入数据转换器的模拟端口

为了避免这个问题，不要将数据总线与数据转换器直接相连，而应使用一个 锁存缓冲器作为接口 。这种锁存缓冲器在快速数据总线与高性能数据转换器之间起到一个法拉弟 屏蔽作 用。虽然这种方法增加了附加的器件，增加了器件的占居面积，增加了功耗，稍降低了可靠 性及稍提高了设计复杂程度，但它可以明显地改善转换器的信噪比。

关闭本文

16 高频信号干扰

问：我听说射频(RF)信号能使低频电路产生奇怪现象。这究竟是怎么 回事? 答：我有一次去法国，因为ADI公司的压频转换器(VFC)AD654发生“精度不合 格”问题。在我的实验室测量这个有问题的器件发现该器件性能稳定并且符合技术指标要求 ，但是当我返回用户那里进行测试则不能重复我的测试结果。正当我想到事件发生的现场去 考察以证实我 的怀疑的时候，我发现该用户所在城市有一家名叫“La Cognette”饭店有三个卫星通信天 线。这个问题我没有轻易放下，对用户进行考察感到更加有必要。在英格兰 认真考察在 Bo eing 风洞测试数据偏差的Herman Gelbach，答应过来帮助我，并认为这是一个很有 趣的技术问题(但是在他决定帮助我之前，我注意到他认真地调查了有关卫星通信天线的情 况)。

从英格兰南部的Newbury城ADI公司的办事处出发驱车到法国的中心，开车用6个小时， 汽车轮渡英吉利海峡用 6个小时，并且从左侧通行改为右侧通行。不管怎样，开车比乘飞机好，因为汽车能带较多 的测试设备(和便携式移动电台以及两个移动电话)。

当我们考察用户的工作环境时，我们来回穿越巨大的短波发射天线。我们开始猜测问题 可能出在这里，然后当我们进入实验室时，我携带一个2米波段手持对讲机放在衣服口袋里 。

当用户报告时，AD654确实性能不稳定，VFC的输出频率在几分钟时间内其等效电压偏移可 达几十毫伏(mV)。我把手冷静地插入口袋里，并且按下我的对讲机的发射按钮，此时输出频 率的等效值电压跳到150 mV，从而验证了高频干扰带来的问题。后来比较正式的测试结果表 明当地(法国海外广播电台)发射机在我们用户工作范围内产生的高频场强每米为几十或几百 毫伏(mV/m)。

由此可见，精密测量电路中的许多不稳定问题都可以归结到高频干扰， 除非音响系统 不接受附近广播电台播放很强的摇滚音乐。用户忽视了这种不稳定的干扰源并且责备放大 器或数据转换器生产厂家，这是很正常的。

此外，用大功率信号去影响AD654是不常见的，因为AD654是一种单端输入并且对RF信号 又相当不灵敏。但对于具有差分放大作用的仪表放大器却是比较常见的，因 为仪表放大器的两个输入端对地输入阻抗很高，因此 容 易受到低功率(来自个人计算机PC辐射)RF干扰(请见ADI公司出版的 Analog Devices System Design Seminar Notes 和 System Application Guide,1993)。

在仪表放大器中很重要的一个因素是共模抑制随频率增加而减小(从很低的频率开始减 小)，即失真随频率增加。这样不仅仅是不抑制高频共模信号，而且使高频共模信号失真， 产 生失调。对于RF干扰可能性很强的应用场合，AD830差分放大器具有很宽的共模抑制，它是 为线接收器应用而设计的。AD830可能是仪表放大器有用的替换。 传感器通常用长电缆将其连接到信号调节电子设备。无线电工程师对于这种几根长 导线有一个专有名词，称之为“天线”。从传感器到其电子设备之间的这种长馈线将按照同 样的表现行为也会起到一个天线的作用，即使我们不希望它起到天线的作用也是如此。如果 传感器的外壳接地就设有问题了，因为在高频情况下外壳的电抗和馈线使整个系统起到一个 天线的作用，而且天线接受的任何高频信号(电场、磁场或电磁场)都将出现在阻抗上。对于 上述高频信号最可能的终止位置是在放大器的输入端。精密低 频放大器很少与大的高频信号耦合，所以输出结果只表现出常见的可调整失调误差。

问：这种情况对我来说不可能会发生!

答：我可不认为你不会遇到这种情况。如果你认为你的电路不会遇到这种问题， 我愿跟你赌一顿午餐，我总是会很容易地赢得这顿午餐。在2米(144～148MHz)范围内，我使 用一台手持对讲 机，在1米距离内每秒1瓦的功率几乎每次都会赢得这顿午餐，而这个不太引人注目的测试却 同样地令人信服。

断开传感器及其引线。将放大器的输入端对地用尽量短的连线短路，然后测量放大器的 输出端，在几分钟时间范围内观测其输出稳定。现在除去短路，恢复传感器引线，并将其置 于正常工作环境。在传感器的输出端禁止激励和短路。再测量放大器的输出端，发现其输出 随时间变化。缓慢下降。

使用高频示波器(或频谱分析仪更灵敏，但判读性差)常常有可能观察到高频噪声，而且 在放大器的输入端常模和共模两种形式的高频噪声都存在。但是肯定对常模噪声测量产生怀 疑，因为示波器本身(即其电源和探头引线)所产生的干扰信号可能使测量无效。如果在测量 点和示波器输入端之间使用一个简单的宽带变压器可以使示波器的影响减到最小，如图16 1所示。但这种变压器的阻抗相当低，会增加被测电路的负载。

图161 在测量点与示波器输入端之间接一个宽带变 压器

由于禁止对传感器的任何激励，并且将示波器的地接到印制线路板的输入地，又把传感 器的所有引脚一起接到示波器的输入端，所以很容易观测到共模信号。所有这些共模信号幅 度常常达到几百毫伏并且其频率范围从低频到几十或几百兆赫。 现实世界到处都充满高频噪声源：无线电台、警察局手持对讲机的人、车库大门开启工 具、太阳、超新星、开关电源和逻辑信号(例如个人计算机)。因为我们不能消除现实环境中 的高频噪声，所以我们在高频噪声抵达精密放大器之前，必须从低频信号中把它滤掉。当信号带宽仅有几赫时，我们可以使用最简单的防护方法。在放大器前面接一个简单 的RC低通滤波器对常模和共模高频噪声都有防护作用。相应的电路如图162所示。在选择 电 路元件时有两个重要问题应该考虑。阻抗R和R′(图中示为1 kΩ，相应的放大器偏置电流为 几个纳安或更低)必须选择适当，以便当放大器的偏置电流流经它们时不使失调电压明显增 加。另外常模时间常数(R+R′)C2一定要比共模时间常数RC1和R′C′1大得多。否则 ，为了避免共模信号转换成两个差分输入之间的信号过程造成的不平衡，要求两个共模时间 常数必须匹配得非常好。 如果信号带宽较宽，那么这种简单的滤波电路就不再适合，因为这时会把有用的高频常 模信号和无用

图162 简单的RC低通滤波器

的高频共模信号都滤掉。如果把大的高频共模信号接到放大器，很可能受到共 模向常模转换及次检波(minor rectification)产生的低频误差的影响，所以必须使用既 抑制高频共模信号又通过直流和高频常模信号的滤波器。

这种滤波器如图163所示，它是许多年前由Bill Gunning设 计的，它与用于长途电话线路的幻象电路(phantom circuit)有关。它使用紧耦合的“三 组抽头”变压器，有三个绕组，其精确匝数比为1∶1∶1。这种变压器任一绕组上的交流 电压都将耦合到其它 两个绕组上。

图163 用一个“三组抽头”变压器滤掉高频噪声

该变压器防护绕组的一端接到信号源的地，另一端接到放大器的防护端(guard pin) 或分压比较端，这个防护绕组的作用相当于把放大器“看作”接成一个电容器的常用作法。 高频共模信号将加到(被规定的)下层绕组，并且包含与其它两个绕组都相等的共模电压，这 样减去与每个绕组相串联的共模电压，从而有效地抵消了放大器输入端的高频共模信号。

当然还有一些潜在的问题。与变压器相串联的电容器几乎是防护电路的主要元件，用来 阻塞直流和低频信号并且防止防护电路中的低频电流致使变压器磁芯饱和。从放大器防护端 看进去的阻抗一定要比变压绕组阻抗低许多，这样在甚高频情况下，变压器的容抗将允许信 号漏泄或者可以产生相移。如果用这种变压器必须处理很宽的共模频率范围，那么这些问题 必将导致对变压器设计的不相容限制。

在这种情况下，可以考虑如下图那样使用两个独立的变压器加倍消除高频噪声——其中 一个靠近具有高感抗(相应的容抗也很高)放大器，另一个具有很高的甚高频(VHF)效率。

还可以采用其它方法：放大器尽量靠近传感器而且用载有数字信号的导线(或光导纤维) 取代传输模拟信号的长电缆，其中数字信号受干扰程度可能差一 点儿，所以对它再进行屏蔽通常(但不总是)有改善。并且有时(但不常见)有可能减少无 用HF信号的概率。即使你远离电台和警察局，那么意想不到的烘馅

图164 用两个“三组抽头”变压器滤掉高频噪声

饼运货车辐射出的噪声信号进入底座的可能性总是存在的。 虽然最重要的考虑是意识到高频干扰的可能性，但是还要准备处理这种干扰。如果电路 设计总是预料无用的HF干扰，那么最好的可能性是充分预防——当你还没想到是卫星天线带 来的影响时，已经事先采取预防措施了。

问：那么法国用户的问题是如何解决的?

答：他们的问题用2只电阻器、三片电容器和一块接地铜片便解决了问题。我们离 开

La Cognette 饭店，凯旋而归。

问：最后，请你讲一下有关电源去耦问题。

答：所有精密模拟集成电路(IC)甚至低频电路都含有截止频率为几百兆赫的晶体 管 。因此这些器件的电源必须对地去耦，在尽量靠近IC高频处返回以防止在甚高频情况下的不 稳定性。使用的这种去耦电容必须具有低自感而且其引线应该尽可能短(最好用10～100 nF 表面安装陶瓷电容芯片，但其引脚长度如果小于2 mm一般最为有效，见图165。)

低频去耦也很重要，因为电源抑制(PSR)通常在直流条件下规定并且随电源脉动频率的 增加而明显变坏。在某些高增益应用中，通过公共电源阻抗的反馈

理想的高频去耦要求：

1．低电感电容器(单片陶瓷电容器)

2．靠紧集成电路安装

3．短引脚电容器

4．短而宽的导电带

使用钽电解电容进行旁路可提供好的低频去耦。

这种长引线没有好处

能够产生低频不稳定(低音频振荡)。但对每个集成电路都进行低频去耦，通常是没有必要的 。 电源去耦不只是防止不稳定。运算放大器(至少)是有四个端子的器件，因为对于两个信 号输入端和一个信号输出端来说肯定有一个返回路径。习惯上把运算放大器的两个电源(指 有正、负电源的运算放大器)的公共端看作输出信号的返回路径，但实际上，其中一个电源 将是真实的高频返回路径。所以对放大器这个电源端的去耦问题，必须既要考虑正常高频去 耦又要考虑输出地返回路径的去耦。

关闭本文

18 运算放大器容性负载驱动问题

Grayson King,Analog Devices Inc. 问：为什么我要考虑驱动容性负载问题?

答：通常这是无法选择的。在大多数情况下，负载电容并非人为地所加电容。它常常 是人们不希望的一种客观存在，例如一段同轴电缆所表现出的电容效应。但是在有些情况下

，要求对运算放大器的输出端的直流电压进行去耦。例如，当运放被用作基准电压的倒相或

驱动一个动态负载时。在这种情况下，你也许在运放的输出端直接连接旁路电容。不论哪种

情况，容性负载都要对运放的性能有影响。 问：容性负载如何影响运放的性能?

答：为简单起见，可将放大器看成一个振荡器。每个运放都有一个内部输出 电阻RO，当它与容性负载相接时，在运放传递函数上产生一个附加的极点。正如图1(b)波

特图幅频特性曲线表示，附加极点的幅频特性斜率比主极点20dB/十倍频程更徒。从相频特

性曲线图1(c)中可以看出，每个附加极点的相移都增加-90°。我

图1 容性负载电路及其波特图 们可用图1(b)或图1(c)来

判断电路的稳定性。从图1(b)中可以看出，当开环增益和反馈衰减之和大于1时，电路会

不稳定。同样，在图1(c)中，如果某一工作频率低于闭环带宽，在这个频率下环路相移超过

-180°时，运放会出现振荡。电压反馈型运算放大器(VFA)的闭环带宽等于运放增益带宽积(

GBP，或单位增益频率)除以电路闭环增益(A CL )。运算放大器电路的相位裕度定义为使电路不稳定所要求的闭环带宽处对应的附加相移(即环路相移十相位裕度=-180°)。当相位裕度为0时，环路相移为-180°，此运放电路不稳定。通常，当相位裕度小于45°时，会出现问题，例如频响“尖峰”，阶跃响应中的过冲或“振铃”。为了使相位裕度留有余地，容性负载产生的附加极点至少应比电路的闭环带宽高10倍，如果不是这样电路可能不稳定。 问：那么我应该如何处理容性负载?

答：首先我们应该确定运放是否能稳定地驱动自身负载。许多运放数据手册都给出“ 容性负载驱动能力”这项指标。还有一些运放提供“小信号过冲与容性负载关系曲线”，从

中你可以看到过冲与附加负载电容呈指数关系增加，当达到100%时，运放不稳定。如果有

可能，应该使运放过冲远离100%。还应注意这条曲线对应指定增益。对于VFA，容性负载驱

动能力随增益成比例增加。所以，如果在增益为1时，VFA可稳定驱动100pF容性负载，那么

在增益为10时，便能驱动1000pF容性负载。也有少数运放的产品说明中给出开环输出电阻R

O，从而可以计算出上述附加极点的频率fP= 1/2πROCL 。如果附加极点fP大于上述电路带宽10倍，则电路稳定。如果运放的产品说明没有提供容性负载驱动能力或开环输出电阻的指标，也没有给出过冲与容性负载关系曲线，那么要保证电路稳定，你必须对容性负载采取必要的补偿措施。要使标准运放驱动容负载工作稳定有许多处理方法，下面介绍几种。 (1)提高噪声增益法

使低频电路稳定的有效方法，也是设计者常常忽略的方法，就是增加电路的闭环增益(即噪

声增益)，而不改变信号增益，这样可在开环增益与反馈衰减到0dB带宽之积恒定条件下降低

噪声带宽。具体电路如图2所示。在图2(a)中，在运放的两个输入端之间接电阻RD。此时

电路的增益可由给定公式计算。因为是噪声增益而不是信号增益支配稳定性，所以

图2 提高效大器噪声增益电路

电路稳定性的提高不影响信号增益。为保证电路稳定，最简单的方法是使噪声带宽至少应比

容性负载极点频率低10倍频程。

图3 环路增益波特图

这种方法的缺点是输入端电压噪声和输入失调电压被放大产生附加的输出电压噪声和输出失

调电压增加。用一个电容CD与电阻RD串联可以消除附加的直流失调电压，但增加的

电压噪声是器件固有的，不能消除。当选用CD时，其电容值应尽可能大。为保证噪声极点至少低于“噪声带宽”10倍，CD最小应取10A NOISE /2πRDGBP。 (2)环路外补偿法

这种方法是在运放的输出端和负载电容之间串入一个电阻RX，如图4所示。虽然RX加在反馈环路的外部，但它可将负载电容产生的附加零点频率fZ作用到反馈网络的传递函数，从而可以减小高频环路相移。为了保证电路稳定，RX的取值应该使附加零点频率至少比运放电路闭环带宽低10倍。电路加入RX使电路性能不会像方法1那样增加输出噪声，但是从负载端看进去的输出阻抗要增加。由于RX和RL构成分压器，从而会使信号增益降低。如果RL已知并且适当地恒定，那么增益降低值可通提高运放电路的增益来补偿。这种方法用于驱动传输线路非常有用。RL和RX值必须等于电缆的特征阻抗(通常为50Ω和75Ω)，以免产生驻波。因此，先确定RX值，其余其它电阻值要使放大器的增益加倍，用来补偿由电阻分压作用降低的信号增益，从而解决问题。 (3)环路内补偿法

如果RL值未知，或者是动态值，那么增益级的有

种方法对 于有低频建立拖尾的信号发生器起到补偿作用，从而使DUT对低频输入响应 不再受建立时间的影响。

因为这种示波器要应用于高速测量，为了要在高分辨率情况下测量误差，必须采用平均 方 法。例如，如果示波器所用的ADC仅有8位分辨率，但又要使精度优于8位，那么只能用多个 周期的平均值来提高测量的有效分辨率。

问：还有其它的测量方法吗?

答：测量建立时间的第三种方法是直接测量输出波形。Data 6000型数据精密分析仪可将 高达5V的信号直接数字化，具有16位精度和10ps分辨率。但美中不足的是这种仪器依赖于比 较器探头的重复采样。为了测得建立时间波形，要对所有采样点每次采样一位。因此测量建 立时 间要花费很多时间，尤其是当使用上限频率为1kHz的继电器式平顶波发生器时更是如此。

问：为什么产品说明中把建立时间特性分为短期建立时间 和长期建立时间? 答：传统的建立时间定义是指从放大器输入阶跃开始到其输出进入规定误差带并不离开 这个误差带所需要的时间。这个定义非常简单明了，但是有时会出现这种情况；初始建立时 间很快，但随后要拖一段时间才稳定到终值。单电源放大器在电源的下限附近可能会出现这 种 现象。对于更为常见的输入信号大的瞬变情况下，在快速稳定到极好的初始精度之后，有一 个相当长时间缓慢漂移的“热拖尾”。

产生热拖尾的原因是，当阶跃跳变使运算放大器的内部电压产生突变致使内部晶体管形 成温度梯度。由于临时出现温差使匹配晶体管不能很好地跟踪。芯片的温度时间常数决定达 到热平衡所需要的时间。为了防止或减小这种影响，在运算放大器设计时就应细心地安排器 件位置，设计成热对称结构，这种方法对于低速高精密器件来说要比高速器件更容易 实现，因为高速器件电源的摆幅大而且速度快。

应该特别指出的是，使用明显改善运算放大器工作速度的新的绝缘隔离工艺(类似超快速 互补双极型工艺，XFCB)在减小热拖尾问题方面还有些困难。因为这种工艺使每个晶体管都 有一个独立的绝缘“管 ”。虽然这种绝缘隔离减小寄生电容并使工作速度大大提高，但它有热绝缘作用，使热量耗 散到衬底层的速度减慢。

长拖尾的严重性和具体应用有关。例如，有些系统的采样速率与最初的短期建立时间一 致，所以受长期漂移的影响不太大。对于非常注重转换信号频域特性的通信系统及其它有 关应用就属于这种情况。虽然长期建立时间误差可以使增益和失调发生变化，但是长期热拖 尾对数字信号的失真信号影响很小。这种频域测量(例如失真信号)系统要比时域测量(例如 建 立时间)系统更加重要。另外，譬如视频和扫描仪系统可能有阶梯波输入，随后跟一个长期 恒定的台阶电压。在这期间，对运算放大器的输出信号进行重复模数转换能跟踪长期建立时 间特性。在这种系统中，了解运算放大器的长期建立时间特性是非常重要的。

图93示出了单位增益稳定、高速箝位放大器AD8036的长期建立时间特性曲线和短期建 立 时间特性曲线，这种放大器适合用作高速系统模数转换驱动器。左图示出了在初始大的阶 跃之后，一直保持在长期稳定终值的009%。右图示出在时间轴放大300倍情况下，大 约16秒后，输出达到短期建立时间范围内的001%，这对有些系统的采样非常有用。AD8036 的 失真非常低(在500Ω负载情况下，2次谐波和3次谐波失真降到65dB以上)，所以对于这种性 能要求非常关键的系统来说，它是一种优选器件。

图93 AD8036长期建立时间和短期建立时间特性曲线

关闭本文

01 电压基准及时间基准

所有模数转换器(ADC)和数模转换器(DAC)都需要一个基准信号，通常为电压基准 。 ADC的数字输出表示模拟输入相对于它的基准的比率；DAC的数字输入表示模拟输 出相对它的基准的比率。有些转换器有内部基准，有一些转换器需要外部基准。不管怎样所 有转换器都必须有一个电压(或电流)基准。

数据转换器的最早应用是用于缓慢变化信号的直流测量。在这种情况下，测 量 的精确定时并不重要。当今大多数数据转换器是应用在数据采集系统，在这种系统中必须处 理大量等间隔的模拟采样值，而且频谱信息与幅度信息同样重要，这里涉及到的采样频率或 时间基准(采样时钟或重建时钟)与电压基准一样重要。 电压基准

问：一个电压基准怎样才算好?

答：电压基准与系统有关。在要求绝对测量的应用场合，其准确度受使用基准值 的准确度的限制。但是在许多系统中稳定性和重复性比绝对精度更重要；而在有些数据采集 系统中电压基准的长期准确度几乎完全不重要，但是如果从有噪声的系统电源中派生基准就 会引起误差。单片隐埋齐纳基准(如AD588和AD688)在10 V时具有1 mV初始准确度(001 %或100 ppm)， 温度 系数为15 ppm/°C。这种基准用于未调整的12位系统中有足够的准确度(1 LSB=244 ppm) ，但 还不能用于14或16位系统。如果初始误差调整到零，在限定的温度范围内可用于14位和16位 系统(AD588或AD688限定40℃温度变化范围，1 LSB=61 ppm)。

对于要求更高的绝对精度，基准的温度需要用一个恒温箱来稳定，并对照标准校准。在 许多系统中，12位绝对精度是不需要这样做的，只有高于12位分辨率才可能需要。对于准确 度较低(价格也会降低)的应用，可以使用带隙 基准。 问：这里提到的“隐埋齐纳”和“带隙”基准是什么意思?

答：这是两种最常见的用于集成电路中的精密基准。“隐埋”或表层下齐纳管比 较 稳定和精确。它是由一个具有反向击穿电压修正值的二极管组成，这个二极管埋在集成电路 芯片的表层下面，再用保护扩散层覆盖以免在表面下击穿，见图11。

图11 表层齐纳二极管与隐埋齐纳二极管结构图

硅芯片表面和芯片内部相比有较多的杂质、机械应力和晶格错位。这是产生噪声和长期 不稳定性的原因之一，所以隐埋式齐纳二极管比表层式齐纳二极管的噪声小，而且稳定得多 ，因此它被优先采用于芯片基准源上作为精密的集成电路器件。 但是隐埋式二极管的击穿电压标称值大约为5 V或更大一些，而且为了使它处于最佳工作 状态，必须吸收几百微安的电流，所以这种方法对于必须工作在低电压并且具有低功耗的基 准 来说是不适宜的。对于这样的应用，我们宁愿用“带隙”基准。于是研制出一个具有一个正 温度系数的电压用以补偿具有负温度系数的晶体管的V be ，用来维持一个恒定的“带 隙”电压(见图12)三极管Q2发射极面积是Q1的8倍；这两个管子在R1上产生 一个正比于绝对温度的电流，一个正比于绝对温度的电压与Q1的V be 串联，产生电 压VZ，它不随温度变化并且可以被放大(见图12)，这个电压等于硅的带隙电压(外推到 绝对零度)。

图12 带隙基准原理图

带隙基准与最好的隐埋齐纳基准相比，其准确度和稳定性稍微差一点儿，但是温度特性 可优于3 ppm/°C。

问：在使用电压基准时应注意些什么问题?

答：须记住好的模拟电路设计的基本考虑是：注意在高阻抗导体上的电压降、 来自公共地线阻抗的噪声和来自不适当的电源去耦产生的噪声。考虑基准电流流动的方

向， 并且对容性负载要多加小心。

问：我知道电压降和噪声的影响，但是基准是不是必须向导体电压降提供足够大的 电流影响才明显?

答：通常基准电路内部是经过缓冲的，大多数情况可流出或流入5～10 mA电流。 有些应用需要这样大的或更大一点的电流，例如把基准作为系统的基准。另外一种情况是 激励高速闪烁式ADC的基准输入，它具有非常低的阻抗。10 mA电流流过100 mΩ阻抗，产生1 mV电压降，这可能算是比较明显的了。最高性能的电压基准，如AD588和AD688，对于它们 的输出和输出接地端采用开尔文接法(见图13)。接线时应靠近误差源周围的反馈回路避免 电压降的影响；当电流缓冲放大器被用来驱动许多负载，或吸收流到错误方向的电流时它 们也可修正增益和 失调误差。检测端应该接到缓冲放大器的输出端(最好接在负载上)。 问：什么叫开尔文接法? 答：开尔文接法(Kelvin connections)又称强制与检测接法(force and sense connections )，是用来消除电路中导线上产生的电压降影响的一种简便方法。如图14(a)所示，负载电 流 (IL)和导线电阻(R)在负载上产生一个电压误差，V ERROR =R3IL。图14(b)所示 的开 尔文接法解决了放大器的强制环路内的导线电阻和检测的负载电压所带来的问题。放大器对 负载电压的任何误差都做了修正。在图14所示的电路中放大器的输出电压实际上应该为10 V+V ERROR ，在负载上的电压却是所要求的10 V。 AD588有三个放大器用来提供开尔文接法。放大器A2专门用来接地强制检测，而独立的 放大器A3和A4可任意选用作为其它的强制检测接法的核心器件。

图13 AD588功能框图

图14 开尔文接法的优点 问：“流到错误方向”是什么意思?

答：考虑一个工作电源电压为+10 V、输出为+5 V的基准。假如它的5 V输出端 是通过 一个接地的电阻器取出的，那么电流将从基准端流出。假如电阻器不接到电源的+10 V端， 那 么电流将流入基准端。大多数基准允许电流流入或流出。但是有些基准只允许提供电流而不 吸收电流或者吸收能力比流出能力小得多。这样的器件，利用产品说明中规定的输出电流方 式可以识别，对于有相当大的净电流必须流入基准端的应用场合，就不能使用这种器件。一 个常见的例子是用一个正基准改为负基准(见图15)。

问：为什么不去买一个负基准呢?

答：因为大多数单极性电压输出的基准都是正基准。当然，两端有源基准可用于 任何极性，它们的使用方法和齐纳二极管相同(并且它们通常是带隙基准)。 对于被用作负基准的三端正基准，它肯定会吸收电流。它的输出端连到 接地端，而它的 接地端(将成为负基准端)经过一个电阻器(或一个恒流源)接到负电源端。正电源端通常必须 接到正电源，它至少比接地端要高几伏。但有一些器件也能用二端方式提供负基准：正电源 端和输出端都接到接地端。

电阻器RS(或恒流源)必须选择适合于负电源所要求值，并且基准负载电流、接地端电流和 输出端电流都在额定范围内。

图15 AD586负基准接线图

问：容性负载是怎么回事?

答：许多基准带有输出放大器，当接上大的容性负载工作时，输出会变得不稳定 并且可能振荡。因此为了减少噪声，在基准输出端接上(几个μF或更大)的大电容是不妥当 的 ，但1～10 nF的电容常常是允许的，有一些基准(如AD588)有减少噪声端，电容可以安全地 接 上去。假如提供强制检测端，在容性负载条件下有可能改善回路动态特性。为弄清楚，请查 阅产品说明和咨询制造厂家应用工程师。即使电路是稳定的，使用大的容性负载也是不合理 的，因为这样会使基准导通时间增加。 问：电源一接通，基准能立即导通吗?

答：决不是这样。在许多基准中驱动基准元件(齐纳管或带隙基准)的电流是从稳 定输出中分流出来的。这种正反馈增加了直流稳定性，但却产生一个阻制启动稳定的“断” 状态 。芯片内部电路为了解决这个问题并且便于启动，通常设计成吸收接近最小的电流，所以许 多基准要稍微慢一点才能达到指标(一般需要1～10 ms)。有些基准确实给出了比较快的 启动特性，但也有一些还是比较慢的。

假如设计师需要在电源接通后要求基准电压能非常迅速地应用于电路中，就要挑选具有 足够快的导通特性的基准，并且应使降噪电容(noise reduction capacitance)最小。为了 使系统省电，基准导通延迟可能会限制数据转换 系统选通供电的机会，即使基准位于转换器芯片内部，这个问题仍然应该 考虑。另外考虑转换器的电源起动特性在这种系统中也是同样重要的。

高精度的基准在电源接通后，芯片达到热稳定之前可能需要一个额外的热稳定周期并且 使 得受热所引起的失调达到它们的最终稳定值，这种影响在产品说明中将会给出，一般不超过 几秒钟的时间。

问：能否使用高精度基准来代替内部基准使转换器更准确?

答：不必要。例如常规的AD574的换代产品——高速AD674B出厂调整好的校准误差 为 025%(±10 LSB)，它带有内部基准准确度在±100 mV(1%)以内。因为10 V的025%为25 m V，所以满度为10000 V±25 mV。 假如一个具有1%的AD674B，出厂调整时，用增加1%增益方法使满度成为10000 V 调整到高 的内部基准(101V)，倘若把精确度基准为1000 V的基准AD588接到AD674B基准的输入端 ，满度就变为10100 V，误差是原来指标中最大误差的4倍，所以这种做法是不必要的。 时间基准

问：你为什么说系统的时钟是一种基准?

答：这个说法并不是指对模数转换器所施加的转换时钟。原则上它用于数据采集 系统的采样时钟。在这些系统中，对于存储、通信、计算分析或其它处理需要对信号按照预 定的间隔(通常是等间隔)重复采样。采样时钟的品质是系统性能的一个限制因

素。

问：晶体振荡器是非常稳定的，是吗?

答：晶体振荡器虽然具有很好的长期稳定性，但它经常产生短期的相位噪声。如 果设计者不使用晶体振荡器而使用RC弛张振荡器(如555或4046)也会导入相位噪声。弛张振 荡器有很大的相位噪声。

问：怎样才能保证采样时钟具有低的相位噪声?

答：在你的微处理器或数字信号处理器中不能使用晶体振荡器电路作为采样时钟 源。在晶体振荡器电路中尽可能不使用逻辑门电路。晶体振荡器通常是用逻辑门过激励晶体 构 成的，这不仅对长期稳定性没有好处，而且会引入比一个简单的晶体管振荡器还坏的相位噪 声 。另外来自处理器的数字噪声，或者从集成封装的其它门电路来的数字噪声(假设逻辑门用 作振荡器)将作为相位噪声出现在振荡器输出端。 理想情况下，可使用一只晶体管或场效应管作为晶体振荡器和具有一个逻辑门的缓冲器。 这个逻辑门和振荡器本身具有去耦极好的电源。集成封装的门电路将不被采用，因为来自那 里的逻辑噪声将对信号相位调制(它们可以用在直流场合，但不能用于快速开关状态)。

假如在晶体振荡器和各种模数转换器的采样时钟输入端之间有一个分频器，要使这个分 频器的电源与系统逻辑分别进行去耦，以使电源噪声避开相位调制时钟。 采样时钟电源线应远离所有的逻辑信号线以防止来自引入的相位噪声干扰。同时它还应远离 低电平模拟信号线，以免使之恶化。

问：你已经告诉我不要使用处理器中的时钟振荡器作为采样的时钟源。为什么不能 使用?因为这些信号之间有一个恒定的相位关系，所以两者用同一振荡器不是很合理吗? 答：确实如此，但在这种情况下使用一个独立的低噪声振荡器驱动处理器的时钟 输入和经过分离缓冲的采样时钟分频器(虽然它们可封装在一起)常常是比使用处理器中的 振荡器要好。在具有低采样速率中等精度的系统中使用处理器内部振荡器才有可能，但要用 图16核对。

问：一个采样时钟上的噪声问题究竟怎样严重?这个问题在有关数据采集系统的 文章中很少见。

答：因为使用系统的限制因素是采样保持电路的孔径抖动，所以采样时钟的相位 噪声往往被忽视。但假如我们把系统作为一个整体考虑，那么孔径抖动恰恰是采样时钟链中 总相位噪声的一个成分。最新的采样模数转换器的孔径抖动的重要性比相位噪声的其它成分 要小。

图16 采样时钟的总相位抖动对信噪比或有效位 数的影响

图16示出了采样时钟的总相位抖动对信噪比或有效位数(ENOB)的影响。这个抖动有效 值为t ph ，它由采样时钟振荡器相位抖动、当传输采样时钟经过系统时引入的相位抖 动和模数转换器的采样保持放大器的孔径抖动三者的平方和的平方根(rss)组成。图16的 数据可能有一些不准确，因为它用来说明仅需不太大的相位噪声便会使高分辨率采样系统 性能变坏。

关闭本文

04 运算放大器

问：为什么有这样多不同类型的运算放大器?

答：因为在不同的应用中有这样多的重要参数，还因为不可能使这些参数 同 时都达到最佳。所以运算放大器可以根据速度、噪声(电压噪声、电流噪声或两者)、输入失 调电 压和漂移、偏置电流和漂移及共模电压范围进行选择。与电源有关的其它选择因素还包括： 输出功率、功耗、工作电压、环境温度范围和封装形式。不同的电路结构和制造工艺可对不 同的性能参数进行优化。

问：运算放大器在结构上有共同点吗?

答：有。大多数类型(电压输入)运算放大器都有三级结构，第一级是带有差分输 入和差分输出的输入级，具有高共模抑制；第二级是带有差分输入和单端输出的增益级，电 压增益很高，一般具有单极点频率响应；第三级是输出级，通常具有单位电压增益，结构框 图如图41所示。

图41 电压输入运算放大器结构框图

问：运算放大器在结构上有哪些不同点?

答：运算放大器在基本结构上有许多不同点。最主要的一点是输入级的结构 。输入级几乎都是长尾对结构(一对放大器接成图42所示的形式)，但器件的选择对运算放 大器输入参数的影响至关重要。为了避免对某种半导体器件的倾向性，这里给出的是热阴极 电子管图，因为目前的热电子器件一般都不采用集成电路芯片构成输入级，而只有单片运算 放大器才具有由双极型场效应管(FET)构成的输入级。

由双极型晶体管构成的长尾对式差分放大器如图43所示。它的主要特点是噪声很低并且适 当调整后失调电压也很低。另外，如果输入级的失调电压调整到最小，那么一定会有最小的 失调漂移。它的主要缺点是受晶体管的发射极电流和基极电流比例的限制。另外，如果发射 极电流 对输入级足够大以便有合适的带宽，那么基极电流(从而也使偏置电流)也要相当

图42 由热阴极电子管构成的“长尾对”差分 放大器

图43 简单的双极型晶体管构成的差分放大 器

大(通用运算放大器为50～1 000 nA，高速运算放大器高达10 μA)。

反相输入端和同相输入端的偏置电流都是单极性的并且匹配得很好(两者之差称作失 调电流)，其中偏置电流较小的一路随温度增加而减小。在许多应用中，使用精密匹配电阻 进行补偿来提高偏置电流。图44示出一个偏置电流补偿电路，其中同相输入端偏置电流经 过电阻RC(称作偏置补偿电阻)。RC用来补偿反相输入端偏置电流通

过电阻R2时产生的 压降。RC的标称值应该等于电阻R1与R2的并联值，调整RC将非零失调电流引起的误 差调至最小。 这种偏置补偿仅当偏置电流匹配得很好的情况下才是有用的。如果匹配得不好，偏置补 偿电阻居然会引起误差。

如果规定的双极型输入级没有这么大的偏置电流，那么运算放大器的设计者可以采用不 同 形式的偏置补偿(见图45)。虽然采用相同的长尾对，但每个基极所需要的主要电流都是由 芯片内一个电流源提供

图44 偏置补偿电阻可使偏置电流误差减至最小

图45 偏置补偿双极型输入级

的。这样可使外部偏置电流减小到10 nA以下，不影响失调、温漂、 带宽或电压噪声，而且偏置电流随温度变化很小。

这种结构的输入级有两个缺点：一是电流噪声增加；二是外部偏置电流匹配得不好 (实际上，当芯片温度变化时，偏置电流可沿相反方向流动或改变极性)。对于许多应用来说 ，这两个缺点根本不算毛病。实际上，一种最常见的低失调运算放大器OP07就属于这种 结 构，同样OP27，OP37和AD707，它们的失调电压都仅为15 μV。当运算放大器产品说明 中明 确给出双极性偏置电流(例如±40nA)时，常常认为这种类型的放大器是偏置补偿放大 器。

在甚至几个纳安(nA)的偏置电流都不允许的情况下，通常用场效应管取代双极型晶体管 。在过去，MOSFET对运算放大器的输入级还存在一定的噪声，尽管现代半导体工艺正在克 服这个缺点。另外还因为MOSFET失调电压也相当高，所以为了制造高性能低偏置电流的运算 放大器，使用结型场效应管(JFET)作为输入级。典型JFET运算放大器输入级原理图如图46 所示。 JFET 的偏置电流与流过器件的电流无关，所以甚至宽频带JFET放大器可能有很低的偏置 电流(几十皮安是常见的)，而且AD549在室温条件下保证偏置电流低于60 fA(每3 μs 一个电子)。 “在室温”这个条件是很重要的，此时JFET的偏置电流等于其栅极二极管的反向漏电流 ，而且硅二极

本文来源：https://www.bwwdw.com/article/v61.html