3组合逻辑电路习题解答

3组合逻辑电路习题解答 33

自我检测题

1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。

3．8线—3线优先编码器74LS148的优先编码顺序是I7、I6、I5、?、I0，输出为输入输出均为低电平有效。当输入I7I6I5?I0为11010101时，输出Y2Y1Y0为 Y2Y1Y0。010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A2A1A0=001时，输出Y7~Y0= 11111101 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。

7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Y(A＞B) 、Y(A＝B)和Y(A＜B)，则Y(A＞B)的逻辑表达式为AB。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A．电路未达到最简 B．电路有多个输出

C．电路中的时延 D．逻辑门类型不同

11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？

A．在输出级加正取样脉冲 B．在输入级加正取样脉冲 C．在输出级加负取样脉冲 D．在输入级加负取样脉冲

12．当二输入与非门输入为 变化时，输出可能有竞争冒险。

A．01→10 B．00→10 C．10→11 D．11→01

13．译码器74HC138的使能端E1E2E3取值为 时，处于允许译码状态。 A．011 B．100 C．101 D．010

14．数据分配器和 有着相同的基本电路结构形式。

A．加法器 B．编码器 C．数据选择器 D．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。 A．2 B．4 C．8 D．16

16．比较两位二进制数A=A1A0和B=B1B0，当A＞B时输出F=1，则F表达式是 。

3组合逻辑电路习题解答 34

A．F?A1B1 B．F?A1A0?B1?B0

C．F?A1B1?A1?B1A0B0 D．F?A1B1?A0?B0

17．集成4位数值比较器74LS85级联输入IA＜B、IA=B、IA＞B分别接001，当输入二个相等的4位数据时，输出FA＜B、FA=B、FA＞B分别为 。 A．010 B．001 C．100 D．011

18．实现两个四位二进制数相乘的组合电路，应有 个输出函数。 A． 8 B．9 C．10 D．11

19．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要 个异或门。

A．2 B．3 C．4 D．5

20．在图T3.20中，能实现函数F?AB?BC的电路为 。 +5V14131211&&&74LS138109&8ABC1≥1≥1≥1FCBA100A0A1A2E1E2E3123C4567ABFY0Y1Y2Y3Y4Y5Y6Y7Y0&FY7

图T3.20

（a） （b） （c）

A．电路 （a） B．电路（b） C．电路（c） D．都不是

习 题

1．分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。

A&BC≥1S≥1&1&&&≥1CO

图P3.1

3组合逻辑电路习题解答 35

解： CO=AB+BC+AC

S?ABC?（A?B?C）CO?ABC?（A?B?C）AB?BC?AC

?ABC?（A?B?C）ABBCAC

?ABC?AABBCAC?BABBCAC?CABBCAC ?ABC?ABBCC?BACAC?CABBA ?ABC?ABC?ABC?ABC

真值表

A 0 0 0 0 B 0 0 1 1 C 0 1 0 1 S 0 1 1 0 CO 0 0 0 1 A 1 1 1 1 B 0 0 1 1 C 0 1 0 1 S 1 0 0 1 CO 0 1 1 1 电路功能：一位全加器，A、B为两个加数，C为来自低位的进位，S是相加的和，CO是进位。

2．已知逻辑电路如图P3.2所示，试分析其逻辑功能。

ABC&P1&P2&P3&&P4F

图P3.2

解：（1）逻辑表达式

P1?ABC，P2?BP1?BABC，P3?AP1?AABC，P4?CP1?CABC

F?P2P3P4?BABCAABCCABC?BABC?AABC?CABC

?ABC(A?B?C) ?(A?B?C)(A?B?C)

?ABC?ABC?ABC?ABC?ABC?ABC

3组合逻辑电路习题解答 36

（2）真值表

A 0 0 0 0 B 0 0 1 1 C 0 1 0 1 F 0 1 1 1 A 1 1 1 1 B 0 0 1 1 C 0 1 0 1 F 1 1 1 0 （3）功能

从真值表看出，ABC=000或ABC=111时，F=0，而A、B、C取值不完全相同时，F=1。故这种电路称为“不一致”电路。

3．试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1，否则输出为0。

解：（1）真值表 A 0 0 0 0 B 0 0 1 1 C 0 1 0 1 F 0 1 1 0 A 1 1 1 1 B 0 0 1 1 C 0 1 0 1 F 1 0 0 1 （2）F?ABC?ABC?ABC?ABC?ABC?ABC?ABC?ABC（无法用卡诺图化简） （3）逻辑图

ABCABCABC&&&&FABC&

4．4位无符号二进制数A（ A3A2A1A0），请设计一个组合逻辑电路实现：当0≤A＜8或12≤A＜15时，F输出1，否则，F输出0。 解：（1）真值表：

A3 0 A2 0 A1 0 A0 0 F 1 A3 1 A2 0 A1 0 A0 0 F 0 3组合逻辑电路习题解答 37

0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 0 1 1 1 0 （2）表达式 （3）电路图 FAA10A3A200011110001110011110111100101110 A3A1A211&≥1F&

A01

F?A3?A2A1?A2A0

（4）如果要求用与非门实现，则：

F?A3?A2A1?A2A0?A3?A2A1A0?A3?A2A1A0?A3A2A1A0

逻辑图：

A1A0&&&A2A3F

5．约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑电路实现上述表决电路。

解：（1）逻辑定义：A、B、C、D分别代表约翰、简妮、乔和苏。F=1表示去炸鸡店， F=0表示去汉堡店。 （2）真值表

A B C D F A B C D F

3组合逻辑电路习题解答 48

18．用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC138实现3位格雷码→3位二进制的转换。

解：根据下表可得到连线图：

G2 0 0 0 0 1 1 1 1 G1 0 0 1 1 1 1 0 0 G0 0 1 1 0 0 1 1 0 Y → → → → → → → → I B2 0 0 0 0 1 1 1 1 B1 0 0 1 1 0 0 1 1 B0 0 1 0 1 0 1 0 1 m0 m1 m3 I7 I6 I5 m2 m6 I4 I3 m7 m5 m4 I2 I1 I0

G0G1G274LS138A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7I0I1I2I3I4I5I6I7EOGS74LS148Y0Y1Y2B0B1B2+5VE1E2E3EI

19．根据图P3.19所示4选1数据选择器，写出输出Z的最简与-或表达式。 解：Z?AB?ABC?AB?ABC?B?AC?AC

20．由4选1数据选择器和门电路构成的组合逻辑电路如图P3.20所示，试写出输出E的最简逻辑函数表达式。

解：E?ABCD?ABCD?ABCD?ABCD?AC?CD

3组合逻辑电路习题解答 49

BA0A1E1CD0YZBAD2D3A0A1ED0YEA74LS153（1/2）D1D2D374LS153（1/2）D1&C&CDCD

图P3.19 图P3.20

21．由4选1数据选择器构成的组合逻辑电路如图P3.21所示，请画出在图P3.21所示输入信号作用下，L的输出波形。

BAENLA0A1ED0Y74LS153（1/2）D1D2D3ABCL1CC

图P3.21

解：4选1数据选择器的逻辑表达式为： Y?A1A0D0?A1A0D1?A1A0D2?A1A0D3

将A1=A，A0=B，D0=1，D1=C，D2?C，D3=C代入得 Y?AB?ABC?ABC?ABC?ABC?ABC?ABC?ABC?ABC

根据表达式可画出波形图：

ABCL

3组合逻辑电路习题解答 50

22．已知用8选1数据选择器74LS151构成的逻辑电路如图P3.22所示，请写出输出L的逻辑函数表达式，并将它化成最简与-或表达式。

CBAFYYA0A174LS151A2ED0D1D2D3D4D5D6D701

图P3.22

解：（1）写出逻辑函数表达式： L?ABC?ABC?ABC?ABC?ABC

（2）用卡诺图化简

LABC001101001110101101

L?C?AB

23．用一个8选1数据选择器74LS151和非门实现： Y?E?(A?B?C)(A?C?BF)(B?C?AD)(A?C?BF)

解：Y?E(ABC?ACBF?BCAD?ACBF)

?E(m1?m4?m4F?m6F?m7?m3D?m7D?m2?m0F?m2F) ?E(m0F?m1?m2?m3D?m4?m6F?m7)

3组合逻辑电路习题解答 51

CBAEYYYA0A174LS151A2ED0D1D2D3D4D5D6D71FD0F

24．图P3.24所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数式。

Z ≥1A0A1E0QPMNY4选1MUXD0D1D2D3A0A1EY4选1MUXD0D1D2D31

图P3.24

解；Z?（NMQ?NMQ）P?（NMQ?NMQ）P ?NMQP?NMQP?NMQP?NMQP ?NQP?NQP

25．用二个4选1数据选择器实现函数L，允许使用反相器。 L?E?ABCDE?ABCDE?ABCDE?ABDEF?BCE 解：L?E?ABCDE?ABCDE?ABCDE?ABDEF?BCE ?BE?BE?BE（ACD?ACD?ACD?ADF）?BEC ?BE?BE（ADC?ADC?ADC?ADF）?BE?BEC

电路图

3组合逻辑电路习题解答 52

DAYA04选1MUXA1ED0D1D2D3CCCFEBA0A1E1LY4选1MUXD0D1D2D3C

26．一个组合逻辑电路有两个控制信号C1和C2，要求： （1）C2C1=00时，F?A?B （2）C2C1=01时，F?AB （3）C2C1=10时，F?A?B

（4）C2C1=11时，F?AB

试设计符合上述要求的逻辑电路（器件不限） 解：方法一：真值表→卡诺图化简→逻辑图 真值表

C2 0 0 0 0 0 0 0 0 C1 0 0 0 0 1 1 1 1 A 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 F 0 1 1 0 1 1 1 0 C2 1 1 1 1 1 1 1 1 C1 0 0 0 0 1 1 1 1 A 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 F 1 0 0 0 0 0 0 1 卡诺图化简

FC2C1AB00010101110011001010110000011110

F?C2C1A?C2AB?C2AB?C2C1AB?C2C1AB

3组合逻辑电路习题解答 58

A0A1A2A3B0B1B2B31111A0A1A2A3B0B1B2B3CI0?S0S1S2S3CO≥1Y

36．A、B为四位二进制数，试用一片74283实现Y=4A+B。 解：Y=4A+B=A3A2A1A000+B3B2B1B0

A0A1A2A3B2B300A0A1A2A3B0B1B2B3CI0B0X0X1X2X3X4X5?S0S1S2S3COB1

37．用一片74283和尽量少的门电路设计余3码到2421码的转换。 解：余3码到2421码的转换的真值表为： A3 0 0 0 0 0 1 1 1 1 1

从真值表中可以看到，当A3=0时，B=A-3，当A3=1时，B=A+3

A2 0 1 1 1 1 0 0 0 0 1 A1 1 0 0 1 1 0 0 1 1 0 A0 1 0 1 0 1 0 1 0 1 0 B3 0 0 0 0 0 1 1 1 1 1 B2 0 0 0 0 1 0 1 1 1 1 B1 0 0 1 1 0 1 0 0 1 1 B0 0 1 0 1 0 1 0 1 0 1 3组合逻辑电路习题解答 59

A0A1A2A31A3A3A0A1A2A3B0B1B2B3CI0?S0S1S2S3COB0B1B2B3

38．设计一个一位8421BCD码乘以5的电路，要求输出也为8421BCD码。要求： （1）用4线/16线译码器及门电路实现 ； （2）只用四位全加器74LS283实现； （3）不用任何器件实现。 解：根据题意列出真值表

A3 0 0 0 0 0 0 0 0 1 1 A2 0 0 0 0 1 1 1 1 0 0 A1 0 0 1 1 0 0 1 1 0 0 A0 0 1 0 1 0 1 0 1 0 1 B7 0 0 0 0 0 0 0 0 0 0 B6 0 0 0 0 0 0 0 0 1 1 B5 0 0 0 0 1 1 1 1 0 0 B4 0 0 1 1 0 0 1 1 0 0 B3 0 0 0 0 0 0 0 0 0 0 B2 0 1 0 1 0 1 0 1 0 1 B1 0 0 0 0 0 0 0 0 0 0 B0 0 1 0 1 0 1 0 1 0 1 （1）从真值表可写出逻辑表达式： B7=0， B3=0， B1=0，

B6=∑m（8，9），

B5=∑m（4，5，6，7）， B4=∑m（2，3，6，7），

B0=B2=∑m（1，3，5，7，9）。

3组合逻辑电路习题解答 60

74HC154Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15&B2(B0)A0A1A2A3A0A1A2A3&B4&B500E1E2&000B6B1B3B7

（2）用全加器实现

A3A2A1A0×0 1 0 10 0 A3A2A1A0+A3A2A1A0用74283实现A1A0

逻辑图与36题同。 （3）不用任何器件实现

B7=0，B6=A3，B5=A2，B4=A1，B3=0，B2=A0，B1=0，B0=A0 39．利用两片并行进位加法器和必要的门电路设计一个8421BCD码加法器。8421BCD码的运算规则是：当两数之和小于等于9（1001）时，所得结果即为输出；当所得结果大于9时，则应加上6（0110）。

解：连线图如图所示。加法器1完成两个加数得初始加法，加法器2对加法器1输出进行修正。

3组合逻辑电路习题解答 61

A3A2A1A0B3B2B1B0A3A2A1A0B3B2B1B0CI?加法器1COS3S2S1S0&&0A3A2A1A0B3B2B1B0CI≥1S4?加法器2S3S2S1S0S3S2S1S0CO

本文来源：https://www.bwwdw.com/article/uj7a.html