数电作业-用74ls161设计同步加法计数器

Harbin Institute of Technology

设计说明书（论文）

课程名称：数字电子技术基础 设计题目：同步加法计数器设计 院 系：航天学院自动化 班 级：0804101 设 计 者：龚翔宇 学 号：1080410124 设计时间：2010.11

【问题重述】

试用同步加法计数器74LS161（或74LS160）和二4输入与非门74LS20构成百以内任意进制计数器，并采用LED数码管显示计数进制。采用555定时器构成多谐振荡电路，为同步加法计数器提供时钟输入信号。

【设计思路】

同步加法计数器74LS161为16进制计数器，要设计一个60进制的计数器，用555定时器设计多谐振荡电路，为同步加法计数器74LS161提供时钟输入信号并且用LED数码管显示结果。

要用16进制的161计时器设计60进制的，必须将其改装为10进制的。将2个161联级，低位向高位进位6次，然后置零——即基本设计思路。

【基本元件】

1. 74LS161（两片）

2. 二4输入与非门74LS20（一片） 3. 555定时器

【设计方案】

555定时器提供时钟信号

用555构成的多谐振荡器

用555定时器构成的多谐振荡器如图所示。555定时器可以方便的接成施密特触发器，在其基础上再改接成多谐振荡器。uo可输出触发脉冲信号。

74LS161接为十进制计数器

本方案使用置数法将161改装为十进制的计数器。用如图所示。

QDQCQBQA在经过1000时置数控制端LD=0，74LS161处在置数状态，

QDQCQBQA重新回到1111， 跳过了中间6个状态，由16进制转换为十进制计数

器。RCO仍为进位输出。

对于低位芯片，全以0态作为起始状态，经过10-1=9状态后，产生置数控制信号1001。这样，当第10个时钟的上升沿到达时，计数器置数为0000，每个芯片跳过剩余状态，成为10进制的计数器。

对于高位芯片，以取全0态作为起始状态，经过6个状态后，计数器清零，每个芯片跳过剩余状态，成为6进制的计数器。

对于进位信号，当产生置数控制信号1001的同时，应对高位芯片产生进位信号，即使能端应输入高电平。只需将低位芯片输入的置数信号加一个非门即可。

低位置数信号：

LD?QD1*QA1_________________

高位置数信号

______LD?QC2*QB2

EP?QD1*QA1__________________________________________高位使能信号

【电路设计】

通过555输入时钟，低位每计数十位向高位进一（右为低位左为高位），直到高位计数为6时，将所有位重置为零。下图为电路设计图。

【连接电路】

实际连接过程中注意事项：

1. 试验箱“总电源”与“控制电源”要连接起来。 2．千万注意各管脚的对应端。

3. 注意各芯片的接+5V端与接地端。

【Multisim仿真】

按照图1设计电路连线，选择相应的555和74LS161芯片。用译码数码管显示结果。

仿真电路图

【结果分析】

观察数码管显示的数字，从00计数到59自动回到00，然后循环。通过仿真判断设计思路正确，电路连接无误，设计成功。

本文来源：https://www.bwwdw.com/article/uig2.html