基于DDS的数字式函数信号发生器设计

本科生毕业设计（论文）

中文题目： 数字式函数信号发生器设计

英文题目： A DESIGN OF FUNCTION SIGNAL GENERATOR BASED ON DDS

院 系：

专 业： 姓 名： 学 号： 指导教师： 完成时间：

景德镇陶瓷学院本科生毕业设计（论文）

摘 要

直接数字合成是一种新的频率合成方法,是频率合成技术的一次革命,随着数字频率集成电路和微电子技术的发展,直接数字频率合成技术日益显露出它的优越性。

本文利用直接数字频率合成器(DDS)与单片机控制技术,研制和设计了高频率、高稳定度的函数信号发生器。

在系统总体方案设计中,将DDS信号发生器分成8个模块:键盘模块、单片机模块、显示模块、DDS模块、电源模块、采样保持与A/D转换模块、低通滤波器模块和放大模块，按模块进行软硬件设计。系统的硬件设计，完成了系统的硬件总体设计,并对具体实现电路进行详细的分析和设计。

在系统软件设计中,对系统软件的主要功能按模块进行了介绍。

关键词：信号发生器 DDS 单片机 频率 设计

I

景德镇陶瓷学院本科生毕业设计（论文）

ABSTRACT

The Direct Digital Frequency Synthesis is a kind of new frequency synthesis method and also a revolution in the frequency synthesis techniques. With the development of digital integrated circuits and microelectronic techniques, DDS exhibits its advantages day by day. This Paper introduces a high frequency and high stability signal generator design based on MCU control technology and direct digital synthesis (DDS).

In the over all system design, the DDS signal generators would be classified into 8 module: keyboard module, single chip module, display module, DDS module,power module,sample and hold module,A/D converse module,low-Pass filter module and amplification module,where both software and hardware design are accomplished according to each module.In the design of system hardware,specific analysis and design for how to realize the electric circuits had been carried out.In the design of system hardware,specific analysis and design for how realize the electric circuits had been carried out.

In the design of system software,their main functions were introduced according to module.

KEYWORDS: signal generator; DDS; MCU; frequency; design

II

景德镇陶瓷学院本科生毕业设计（论文）

目 录

摘 要............................................................. I ABSTRACT........................................................... II 目 录........................................................... III 1 绪论.............................................................. 1

1.1 选题背景 .................................................... 1 1.2 DDS技术的研究现状与发展趋势................................. 2 1.3 选题研究的目的及意义 ........................................ 3 1.4 研究内容及目标 .............................................. 4 2 DDS信号源设计技术基础 ............................................ 5

2.1 频率合成技术 ................................................ 5

2.1.1 频率合成技术指标：..................................... 5 2.2 直接数字频率合成原理 ........................................ 6

2.2.1 DDS结构 ............................................... 6 2.2.2 DDS的工作原理 ......................................... 8 2.2.3 DDS数学原理 ........................................... 9 2.3 DDS性能特点................................................ 11 2.4 DDS芯片AD9850 ............................................. 12

2.4.1 AD9850简介 ........................................... 12 2.4.2 AD9850的控制字与控制时序 ............................. 15 2.4.3 AD9850频率稳定度及频率准确度 ......................... 18 3.1 系统总体硬件框图 ........................................... 19 3.2 MCU主控部分硬件设计........................................ 20

3.2.1 AT89C52的功能和结构 .................................. 21 3.2.2 AT89C52的I/O口规划 .................................. 21 3.3 AD985O外围电路设计......................................... 23

3.3.1 晶振的选择............................................ 23 3.3.2 AD9850电源模块的设计 ................................. 24

III

景德镇陶瓷学院本科生毕业设计（论文）

2 DDS信号源设计技术基础

2.1 频率合成技术

频率合成是指以一个或多个参考频率源为基准,在某一频段内,综合产生并输出多个工作频率点的过程。基于此原理制成的频率源为频率合成器,简称频综。频率合成技术是现代通讯电子系统实现高性能指标的关键技术之一,很多电子设备的功能实现都依赖于所用频率合成器的性能,因此人们常将频率合成器喻为众多电子系统的“心脏”,而频率合成理论也因此在20世纪得到了飞跃的发展。 2.1.1 频率合成技术指标：

频率合成技术有着诸多技术指标,这些技术指标决定了频率合成技术的特性 及优缺点,下面介绍一些基本的频率合成技术的技术指标。

(l)频率范围。频率合成后生成频率的波动范围,由最小合成频率fmin。和最大合成频率fmax、决定,合成的频率介于两者之间。也常用相对带宽丫来衡量频率范围。

?f??fmax?fmin??100% 公式（2-1）

??fmax?fmin?2?(2)分辨率。频率合成后两相邻相位点之间的间隔,不同要求的频率合成对分辨率的要求差别很大。

(3)切换时间。从发出频率切换的指令开始,到频率切换完成,并进入允许的相位误差范围所需要的时间。它与频率合成的方式密切相关。

(4) 频率准确度。指振荡器实际的频率值fx对其标称值f0的相对偏离,即

e?fx?f0。 f0（5）频率稳定度。指在一定的时间间隔内,频率准确度的变化,分为长期频率稳定度、短期频率稳定度。

(6)长期频率稳定度。频率源在规定的外界条件下,在一定的时间内工作频率的相对变化,它与所选用的参考源的长期频率稳定度相同。

(7)短期频率稳定度。主要指各种随机噪声造成的瞬时频率或相位起伏,即相位噪

第 5 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

声,它可以从频域(单边带相位噪声谱密度)和时域(阿仑方差)来表征。

2.2 直接数字频率合成原理

2.2.1 DDS结构

DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。与

传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,是实现设备全数字化的一个关键技术。

直接数字频率合成器（Direct Digital Synthesizer）是从相位概念出发直接合成所需波形的一种频率合成技术。一个直接数字频率合成器由相位累加器、加法器、波形存储ROM、D/A转换器和低通滤波器（LPF）构成。DDS的原理框图如下图2-1所示：

N位 累加器 频率控 制字K 相位控制字P 波形控制字W 参考信号fc 比较器 加法器 加法器 ROM D/A LPF

图2-1 DDS原理框图

其中K为频率控制字、P为相位控制字、W为波形控制字、fc为参考时钟频率,N为相位累加器的字长,D为ROM数据位及D/A转换器的字长。相位累加器在时钟fc的控制下以步长K作累加,输出的N位二进制码与相位控制字P、波形控制字W相加后作为波形ROM的地址,对波形ROM进行寻址,波形ROM输出D位的幅度码S?n?经D/A转换器变成阶梯波S?t?,再经过低通滤波器平滑后就可以得到合成的信号波形。合成的信号波形形状取决于波形ROM中存放的幅度码,因此用DDS可以产生任意波形。这里我们用DDS实现正弦波的合成作为说明介绍。

第 6 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

1、频率预置与调节电路

fCLK,f0为输出频2nfc率,fc为时钟频率。当K=1时,DDS输出最低频率（也即频率分辨率）,为n,而

2fDDS的最大输出频率由Nyquist采样定理决定,即c,也就是说K的最大值为

2K被称为频率控制字,也叫相位增量。DDS方程为：f0?2N?1因此,只要N足够大,DDS可以得到很细的频率间隔。要改变DDS的输出频

率,只要改变控制字K即可。 2、累加器

频率控制字K 寄存器 相位量化序列 fc

图2-2 累加器框图

相位累加器由N位加法器与N位寄存器级联构成。每来一个时钟脉冲fc,加法器将频率控制字K与寄存器输出的累加相位数据相加,再把相加后的结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用下继续与频率控制字进行相加。这样,相位累加器在时钟的作用下,进行相位累加。当相位累加器累加满时就会产生一次溢出,完成一个周期性的动作。 3、控制相位的加法器

通过改变相位控制字P可以控制输出信号的相位参数。令相位加法器的字长为N,当相位控制字由0跃变到P（P≠0）时,波形存储器的输入为相位累加器的输出与相位控制字P之和,因而其输出的幅度编码相位会增加出的信号产生相移。 4、控制波形的加法器

通过改变波形控制字W可以控制输出信号的波形。由于波形存储器中的不同波形是分块存储的,所以当波形控制字改变时,波形存储器的输入为改变相位后

第 7 页 共74页

P,从而使最后输N2景德镇陶瓷学院本科生毕业设计（论文）

的地址与波形控制字W（波形地址）之和,从而使最后输出的信号产和相移。 5、波形存储器

用相位累加器输出的数据作为波形存储器的取样地址,进行波形的相位一幅值转换,即可在给定的时间上确定输出的波形的抽样幅值。N位的寻址ROM相当于把0°～360°的正弦信号离散成具有2N个采样值的序列,若波形ROM有D位数据位,则2N个样值的幅值D位二进制数值固化在ROM中,按照地址的不同可以输出相应相位的正弦信号的幅值。

相位—幅度变换原理图如下图所示：

相位量化序列 地址 6、D/A转换器

ROM （波形储存器） 波形幅度量化序列 （数据）

图2-3 相位—幅度变换原理图

D/A转换器的作用是把合成的正弦波数字量转换成模拟量。正弦幅度量化序列S?n?经D/A转换后变成了包络为正弦波的阶梯波S(t)。需要注意的是,频率合成器对D/A转换器的分辨率有一定的要求,D/A转换器的分辨率越高,合成的正弦波

S?t?台阶数就越多,输出的波形的精度也就越高。 7、低通滤波器

对D/A输出的阶梯波S?t?进行频谱分析,可知S?t?中除主频f0外,还存在分布在fc,2fc等等的两边?f0处的非谐波分量,幅值包络为辛格函数。因此,为了取出主频f0必须在D/A转换器的输出端接入截止频率为2.2.2 DDS的工作原理

DDS的基本原理是利用采样定理,通过查表法产生波形。每来一个时钟脉冲关,加法器将频率控制字K与累加寄存器输出的累加相位数据相加,把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端,以使加法器在下一个时钟脉冲的作用卜继续与频率控制字相加。这样,相位累加器在时钟作用下,不断对频率控制

第 8 页 共74页

fc的低通滤波器。 2景德镇陶瓷学院本科生毕业设计（论文）

字进行线性相位累加。由此可以看出,相位累加器在每一个时钟脉冲输入时,把频率控制字累加一次,相位累加器输出的数据就是合成信号的相位,相位累加器的溢出频率就是DDS输出的信号频率。用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址,这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出,完成相位到幅值转换。波形存储器的输出送到D/A转换器,D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟信号。低通滤波器用于滤除不需要的取样分量,以便输出频谱纯净的正弦波信号。 2.2.3 DDS数学原理

设有一频率为f的余弦信号S(t)：

S(t)?cos(2?ft) 公式（2-2）

现在以采样频率fc对S(t)进行采样,得到的离散序列为：

S(n)?cos(2?fnTc) n?0,1,2? 公式（2-3）

其中Tc?1为采样周期。 fc对应的相位序列为

?(n)?2?fnTc n?0,1,2,? 公式（2-4） 从上式可以看出相位序列呈线性,即相邻的样值之间的相位增量是一个常数,而且这个常数仅与信号的频率f有关,相位增量为：

??(n)?2?fTc 公式（2-5）

因为信号频率f与采样频率fc之间有以下关系：

fK? 公式（2-6） fcM其中K与M为两个正整数,所以相位的增量也可以完成：

2?K 公式（2-7） M2?K由上式可知,若将2?的相位均匀的分为M等份,那么频率为f?的余弦信

M ??(n)?号以频率fc采样后,它的量化序列的样品之间的量化相位增量为一个不变值K。

第 9 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

根据上述原理可以构造一个不变量K为量化相位增量的量化序列：

?(n)?nK n?0,1,2? 公式（2-8） 然后完成从?(n)到另一个序列S(n)的映射,由?(n)构造序列： S(n)?cos2??(n)2?nK（2-9） ?cos?cos(2?fnTc) 公式

MK公式（2-1）是连续信号S(t)经采样频率为fc采样后的离散时间序列,根据采样定理,当

fK1??时,S(n)经过低通滤波器平滑后,可唯一恢复出S(t)。 fcM2 可见,通过上述变换不变量K将唯一的确定一个单频率模拟余弦信号S(t)： S(t)?cos该信号的频率为：

f0?2?Kfct 公式（2-10） MKfc 公式（2—11） M公式（2—2）就是直接数字频率合成（DDS）的方程式,在实际的DDS中,一般取M?2N,于是DDS方程就可以写成：

f0?KfcN 公式（2—12） 2根据公式（2—3）可知,要得到不同的频率只要通过改变K的具体数值就可以了,而且还可以得到DDS的最小频率分辨率（最小频率间隔）为当K?1时的输出频率：

fresfc?N2 公式（2-13）

可见当参考频率fc始终一定是,其分辨率由相位累加器的位数N决定,若取

fc?100MHz,N?32,则fres?0.024Hz,即分辨率可以达到0.024Hz,这也是最

低的合成频率,输出频率的高精度DDS的一大优点。

由奈奎斯特准则可知,允许输出的最高频率fomax?fc,即K?2N?1,但实际2第 10 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

上在应用中受到低通滤波器的限制,通常fomax?fc,以便于滤波镜像频率,一般： 2 fomax?40%?fc 公式（2-14） 由此可见DDS的工作频率带较宽,可以合成从直流到0.4fc的频率信号,同时它的输出相位连续,频率稳定度高。

2.3 DDS性能特点

DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平,为系统提供了优于模拟信号源的性能。

(l)输出颂率相对带宽较宽

输出频率带宽为50ü(理论值)。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制,实际的输出频率带宽仍能达到40%关fc。

(2)频率转换时间短

DDS足,个开环系统,无任何反馈环节,这种结构使得DDS的频率转换时间极短。事实上,在DDS的频率控制字改变之后,需经过一个时钟周期之后按照新的相位增量累加,才能实现频率的转换。因此,频率转换的时间等于频率控制字的传输时间,也就是一个时钟周期的时间。时钟频率越高,转换时间越短。DDS频率转换时间可达纳秒数量级,比使用其他的频率合成方法都要短数个数量级。

(3)频率分辨率极高

若时钟fc的频率不变,DDS的频率分辨率就由相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前,大多数DDS的分辨率在1Hz数量级,许多小于lmHz甚至更小。

(4)相位变化连续

改变DDS输出频率,实际上改变的每一个时钟周期的相位增量,相位函数的曲线是连续的,只是在改变频率的瞬间其频率发生了突变,因而保持了信号相位的连续性。

(5)输出波形的灵活性

第 11 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM,即可以方便灵活地实现调频、调相和调幅功能,产生FSK、PSK、ASK和MSK等信号。另外,只要在DDS的波形存储器存放不同波形数据,就可以实现各种波形输出,如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放正弦和余弦函数表时,即可得到正交的两路输出。

(6)其他优点

由于DDS中几乎所有部件都属于数字电路,易于集成,功耗低、体积小、重量轻、可靠性高,且易于程控,使用相当灵活,因此性价比高。

2.4 DDS芯片AD9850

2.4.1 AD9850简介

随着数字技术的飞速发展,用数字控制方法从一个参考频率源产生多种频率的技术,即直接数字频率合成(DDS)技术异军突起。美国AD公司推出的高集成度频率合成器AD9850便是采用DDS技术的典型产品之一。AD9850采用先进的CMOS工艺,其功耗在3.3V供电时仅为155mW,扩展工业级温度范围为－40～80℃,采用28脚SSOP表面封装形式。AD9850的引脚排列如图2-4所示,图2-5为其组成框图。中层虚线内是一个完整的可编程DDS系统,外层虚线内包含了AD9850的主要组成部分。 `

D0 D4 D1 D5 D2 D6 D3 LSB MSB D7 DGND DGND DVDD DVDD W_CLK RESET FQ_UD IOUT CLKIN IOUTB AGND AGND AVDD AVDD RSET DACBL QOUTB VINP QOUT VINN

图2-4 AD9850管脚排列图

第 12 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

管脚功能说明：

CLKIN：参考时钟输入,此时钟输入可以是连续的CMOS序列,也可以是经1/2电源

电压偏置的模拟正弦波输入。

RSET： 是DAC外部电阻RSET连接处,此电阻设置了DAC输出电流的幅值,一般情况

下Iout?10mA, Rset?3.9k? ,Rset与Iout的关系式为Iout?AGND：模拟电路地（模拟电路有DAC和比较器）。 DGND：数字电路地。 DVDD：数字电路电源。 AVDD：模拟电路电源。

W_CLK：控制字输入时钟,在此时钟用来并行或串行输入频率或相位控制字。 FQ_UD：频率更新时钟。在此时钟的上升沿,DDS将刷新已输入到数据输入寄存器

中的频率（或相位）字,使数据输入寄存器归零。

D0～D7：8bits数据输入。这是一个用于重复输入32bits频率和8bits相位/频

率控制字的8bits数据端口,D7是高位,D0是最低位（25脚）,它还是40bits串行数据输入端口。

RESRT：重新设置。这是整片重新设置功能,当此脚置高电平时,它清除（除输入

寄存器）的所有寄存器,DAC的输出在一个追加的时钟T后变成COSO。

IOUT：DAC的模拟电流输出。 IOUTB：DAC的补充模拟电流输出。

DACBL：DAC基准线,这是DAC基准电压参考。 VIN：不转换电平输入,这是比较器的同相输入。 VINN：转换电平输入,这是比较器的反相输入。 QOUT：输出为真,这是比较器的真正输出。 QOUTB：输出补充,这是比较器的补充输出。

32?1.248V。

Rset第 13 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

图2-5 AD9850组成框图

AD9850内含可编程DDS系统和高速比较器,能实现全数字编程控制的频率合成。可编程DDS系统的核心是相位累加器,它由一个加法器和一个N位相位寄存器组成, N一般为24～32。每来一个外部参考时钟,相位寄存器便以步长M递加。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字幅度信息,每一个地址对应正弦波中0o?3600范围的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信号,然后驱动

2NDAC以输出模拟量。相位寄存器每过个外部参考时钟后返回到初始状态一次,

M相应地正弦查询表每经过一个循环也回到初始位置,从而使整个DDS系统输出一

Tc2NMfc个正弦波。输出的正弦波周期To?,频率fout?Nf,Tc、fc分别为外部参

M2考时钟的周期和频率。AD9850采用32位的相位累加器将信号截断成14位输入到正弦查询表,查询表的输出再被截断成10位后输入到DAC, DAC再输出两个互补的电流[8]。DAC满量程输出电流通过一个外接电阻RSET调节,调节关系为：

Iset?32?1.248V 公式（2-2） Rset Rset的典型值是3.9kΩ。将DAC的输出经低通滤波后接到AD9850内部的高速比较器上即可直接输出一个抖动很小的方波。其内部结构如图2-6所示。

第 14 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

图2-6 AD9850内部结构

AD9850在接上精密时钟源和写入频率相位控制字之后就可产生一个频率和相位都可编程控制的模拟正弦波输出,此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。在125MHz的时钟下, 32位的频率控制字可使AD9850的输出频率分辨率达0.0291Hz;并具有5位相位控制位,而且允许相位按增量180°、90°、45°、22.5°、11.25°或这些值的组合进行调整。 2.4.2 AD9850的控制字与控制时序

AD9850有40位控制字, 32位用于频率控制,5位用于相位控制, 1位用于电源休眠(Power down)控制, 2位用于选择工作方式。这40位控制字可通过并行方式或串行方式输入到AD9850,图2-7是控制字并行输入的控制时序图,在并行装入方式中,通过8位总线D0?D7将可数据输入到寄存器,在重复5次之后再在FQ-UD上升沿把40位数据从输入寄存器装入到频率/相位数据寄存器(更新DDS输出频率和相位),同时把地址指针复位到第一个输入寄存器。接着在W-CLK的上升沿装入8位数据,并把指针指向下一个输入寄存器,连续5个W-CLK上升沿后, W-CLK的边沿就不再起作用,直到复位信号或FQ-UD上升沿把地址指针复位到第

第 15 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

一个寄存器。

图2-7 控制字并行输入时序

图2-8 控制字串行输入的时序图

在串行输入方式,W-CLK上升沿把25引脚的一位数据串行移入,当移动40位后,用一个FQ_UD脉冲即可更新输出频率和相位。图2-8是相应的控制字串行输入的控制时序图。AD9850的复位(RESET)信号为高电平有效,且脉冲宽度不小于5个参考时钟周期。AD9850的参考时钟频率一般远高于单片机的时钟频率,因此AD9850的复位(RESET)端可与单片机的复位端直接相连。

第 16 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

表2-1 AD9850串行装载的数据结构 位代号 功能 位代号 功能 位代号 功能 位代号 功能 Freq-b0 W0 (LSB) W10 Freq-b10 W20 Freq-b20 W30 Freq-b30 Freq-b31 W1 Freq-b1 W11 Freq-b11 W21 Freq-b21 W31 (MSB) W2 Freq-b2 W12 Freq-b12 W22 Freq-b22 W32 Control W3 Freq-b3 W13 Freq-b13 W23 Freq-b23 W33 Control W4 Freq-b4 W14 Freq-b14 W24 Freq-b24 W34 Power-Down Phase-b0 W5 Freq-b5 W15 Freq-b15 W25 Freq-b25 W35 (LSB) W6 Freq-b6 W16 Freq-b16 W26 Freq-b26 W36 Phase-b 1 W7 Freq-b7 W17 Freq-b17 W27 Freq-b27 W37 Phase-b 2 W8 Freq-b8 W18 Freq-b18 W28 Freq-b28 W38 Phase-b 3 W9 Freq-b9 W19 Freq-b19 W29 Freq-b29 W39 Phase-b4 在表2-1中,位W0～W31的32位是频率控制字,改变它的内容可以改变AD9850的输出频率。位W32和W33用于工厂测试,应向这两位赋0。位W34用来控制AD9850的上电和掉电,当不需要输出信号时,通过打这一位置1来实现掉电。位W35～W39的5位是相位控制字,改变它的内容可以改变AD9850的输出相位。串行装载时,AD9850的D7引脚和W_CLK引脚组成同步串行接口,这个接口可以直接与89S52相接连。40位控制/数据字通过AD9850的D7引脚在W_CLK引脚的脉

第 17 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

冲信号上升边沿作用下分40次装入。W0在前,W39在后,依次装入。完成40位控制/数据字的装载后,FQ_UD引脚的脉冲信号上升沿刷新AD9850的工作状态,同时复位寄存器指针,准备下一次位控制/数据字的装入。 2.4.3 AD9850频率稳定度及频率准确度

大连理工学院曾做过关于AD9850正弦信号发生器实验，以下是频率输出测试记录表2-2：

表2-2 信号发生器频率输出测试记录：

标称值 /KHz 5 实测频率/KHz 注：每一标称值测量6次 4.993 4.992 5.002 5.004 5．005 评价值 /KHz 准确度 % 0.006 0.01 0.01 4.9994.9993 8 0.9981 1．001 1.002 0.997 0.991 1.005 0.9991 5 1001.1002.1000 999.6 999.8 998.5 999.3 1000.1 1 3 从表2.2可看出，AD9850的频率准确度达到10-4级。由于一般频率稳定度都至少比准确度在数值上小一个等级，因此频率稳定度可达到10-5级，符合目标要求。

第 18 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

3 基于DDS的信号源硬件设计

基于DDS的函数信号源的硬件电路从结构上可以分为DDS核心、单片 机控制器、接口电路、输入输出电路、放大电路、积分电路、显示电路、采样与A/D转换模块、电源模块等。AD9850有两种与微机并行打印口相连的评估版,并配有Windows下运行的软件,可以作为应用参考,但运用单片机实现对DDS的控制与微机实现的控制相比,具有编程控制简便、接口简单、成本低、容易实现系统的小型化等优点,因此普遍采用MCS单片机作为控制核心来向AD9850发送控制字。

3.1 系统总体硬件框图

本系统设计由MSC单片机、DDS芯片AD9850、LED驱动芯片MAX7219、低通滤波器、A/D转换电路、积分电路、放大电路、电源以及其他外围电路组成,系统硬件组成框图如图3-1所示。

3-1 系统硬件组成框图

其中,单片机用来实现对整个系统的控制,本设计选用的是性价比高、低功

第 19 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

耗、高性能的AT89C52单片机。信号的频率、初始相位控制字通过与单片机相连接的键盘(4X4)输入,经单片机处理后转换为频率/相位控制字通过接口电路送至DDS芯片,然后在DDS的D/A转换器的模拟输出端接一个低通滤波器便可得到所需的正弦波信号。将产生的正弦信号经A/D转换后送回至AT89C52,通过计算得出信号的频率值和瞬时电压值,并通过共阴极LED显示出来。AD9850内部有集成比较器因此将产生的正弦信号通过该比较器便可得到方波信号,方波信号再经过一个积分电路便可得到三角波信号了。由于积分电路对于固定频率的方波转换成三角波，如果频率变化就要改变积分电路参数，不然会严重失真，因此积分电路中加入了一个电容八选一模块。

AT89C52与AD985O的接口可采用并行方式也可以采用串行方式,考虑数据的传输效率,本设计采用的是并行接口方式。由于单片机I/O口的资源不够用，并且为了避免总线冲突,在单片机与AD985O之间利用CMOS芯片74HC373、74HC245锁存器进行输入数据的缓冲以及端口扩展,以使系统更加稳定,可靠的工作。

DDS的输出频谱里含有一些镜像频率的成分,为了使输出的频率不受外界和一些杂波的干扰,需用一个低通滤波器滤除这些镜像频率,本设计中低通滤波器设计为椭圆滤波器。本课题用九阶椭圆滤波器进行仿真，通过数据记录并计算，得出椭圆滤波器的失真度远小于1%，然而系统中的波形失真主要来自滤波，因此可说明本系统的失真度小于1%。

系统设有两个显示模块,一个是信号频率,用6位共阴极LED显示,一个是正弦波形瞬时电压,用4位共阴极LED显示,这两个模块中的LED均采用美国MAXIM公司生产的专用驱动芯片MAX7219驱动。

由于DDS在3.3V的电源输入时，最大输入功率只有155mW，不能达到本课题功率大于1W的要求，因此加入放大模块。

画出总体框图以后就开始分模块设计各部分电路,并且用Protel99se画图工具画出硬件电路图。

3.2 MCU主控部分硬件设计

AD9850所需输入的控制字由单片机提供,这种方式比较灵活,通过编制的程序,用户操作连接在单片机上的键盘即可方便地调节输出信号的频率和相位。单片机技术经过几十年的发展己经很成熟了。单片机现在已经有数十个品牌,而且

第 20 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

性能也非常稳定可靠,本课题选用的是常用的MCS系列单片机中的AT89C52,AD9850的硬件接口非常适合像MCS这样的单片机对其编程,这样只要按照配置时序对芯片进行简单的配置,芯片就能输出所需的波形。 3.2.1 AT89C52的功能和结构

单片机AT89C52的主要性能分别为：与MCS单片机产品兼容；8K字节在系统可编程Flash存储器；1000次擦写周期；全静态操作：0Hz～33Hz、三级加密程序存储器、 32个可编程I/O口线、三个16位定时器/计数器、八个中断源、全双工UART串行通道、低功耗空闲和掉电模式、双数据指针、掉电标识符。

AT89C52是一种低功耗、高性能CMOS8位微控制器,具有8K 在系统可编程Flash 存储器。使用ATMEL公司高密度非易失性存储器技术制造,与工业80C51 产品指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程,亦适于常规编程器。在单芯片上,拥有灵巧的8 位CPU 和在系统可编程Flash,使得AT89C52为众多嵌入式控制应用系统提供高灵活、有效的解决方案。AT89C52具有以下标准功能：8k字节Flash、256字节RAM、32 位I/O 口线、2个数据指针、三个16 位定时器/计数器、一个6向量2级中断结构、全双工串行口、片内晶振及时钟电路。另外,AT89C52 可降至0Hz 静态逻辑操作,支持2种软件可选择节电模式。空闲模式下,CPU停止工作,允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下,RAM内容被保存,振荡器被冻结,单片机一切工作停止,直到下一个中断或硬件复位为止。 3.2.2 AT89C52的I/O口规划

AT89C52有4组8位I/O口:PO、Pl、P2和P3。Pl、P2和P3为准双向口,P0口则为双向三态输入输出口。在本设计中四个I/O口都用到了,但仍然难以满足端口数，因此其中P0口用作三态输入口,扩展后接AD9850、八选一电路以及A/D转换后的八位量化编码到单片机处理,然后转化位BCD码通过串口输出;P1接键盘，键盘输入的数值通过P1口送至AT89C52单片机,经过单片机处理转换成频率控制字以后再通过P1口送至AD985O;P2口用到了P2.0、P2.1、P2.2用于控制P0口扩展;P3口,其中P3.0、P3.2、P3.3用作普通I/O口,P3.1用作串行输出口,P3.4和P3.5作为定时器中断产生时钟信号的输出端口,P3.6用于AD985O的复位，P3.7用于显示通断控制。

第 21 页 共74页

景德镇陶瓷学院本科生毕业设计（论文） 值得注意的是当P1口作为通用的I/O口使用时,由于输出电路三极管漏极开路,因此,必须在P1口外接上拉电阻(通常外接电阻为:5~10KΩ),才能有高电平输出 AT89C52的外围电路如下图3-2中的图(a)AT89C52,图(b)扩展口所示。 其中的74HC373芯片管脚功能如下： OE：Output Enable,输出使能，低电平有效； LE：Latch Enable,数据锁存使能,latch是锁存的意思； Dn：第n路输入数据； Qn：第n路输出数据。 74HC245引脚说明： 第1脚DIR，为输入输出端口转换用，DIR=“1”高电平时信号由“A”端输 入“B”端输出，DIR=“0”低电平时信号由“B”端输入“A”端输出。 第2~9脚“A”信号输入输出端，A0=B0，A7=B7，A0与B0是一组，如果DIR=“1”OE=“0”则A1输入B1输出，其它类同。如果DIR=“0”OE=“0”则B1输入A1输出，其它类同。 第11~18脚“B”信号输入输出端，功能与“A”端一样，不再描述。 第19脚OE，使能端，若该脚为“1”A/B端的信号将不导通，只有为“0”时A/B端才被启用，该脚也就是起到开关的作用。 第10脚GND，电源地。 第20脚VCC，电源正极。 R9DGND11K2C334+55220uF6789S1RXD10SW-PBP3的0，1，4接显示驱TX动D11FQ-UT12P3的2，3，6接AD98W50_CLK13R10CLK114CLK21510KC2RESET16P3.7接A/D方向控制LED217DGND1847uF19Y12012.000MHZC1P10P11P12P13P14P15P16P17U1P1.0VccP1.1P0.0/AD080C52P1.2P0.1/AD1P1.3P0.2/AD2P1.4P0.3/AD3P1.5P0.4/AD4P1.6P0.5/AD5P1.7P0.6/AD6RESETP0.7/AD7RXD/P3.0EA/VppTXD/P3.1ALE/PROGINT0/P3.2PSENINT1/P3.3P2.7/AD15T0/P3.4P2.6/AD14T1/P3.5P2.5/AD13WR/P3.6P2.4/AD12RD/P3.7P2.3/AD11XTAL2P2.2/AD10XTAL1P2.1/AD9VssP2.0/AD880C524039383736353433323130292827262524232221+5AD0AD1AD2AD3AD4P0口接扩展锁存AD574HC245,74HC373AD6AD7+5接键盘LEP2.2接八选一使能控制LEDP2.1接A/D使能控制DDSP2.0接DDS使能控制DGND47uF 第 22 页 共74页 景德镇陶瓷学院本科生毕业设计（论文） (a) AT89C52 GNDAAD0AD1BCAD2AD3INH12345678910GNDDIRU18OEQ0D0D1Q1Q2D2D3Q3GND74HC373U17DIRA0A1A2A3A4A5A6A7GND74HC245VDDOEB0B1B2B3B4B5B6B72019181716151413121174HC373VCCQ7D7D6Q6Q5D5D4Q4LE20191817161514131211+5AD7AD6Q接电容八选一接单片机LED23.3 AD985O外围电路设计 3.3.1 晶振的选择 晶振是晶体振荡器的简称,在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络,这个网络有两个谐振点,以频率的高低分其中较低的频率是串联谐振,较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当接近,在这个极窄的频率范围内,晶振等效为一个电感,所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一第 23 页 共74页 D接P0口D接P0口AD5AD4LELE接单片机+5LEDOE接单片机B0B1B2B3B4B5B6B71AD02AD13AD24AD35AD46AD57AD68AD7910A接P0口B接A/DGNDQ接AD9850数据输入U3AQ0AD0AD1AQ1AQ2AD2AD3AQ312345678910OEQ0D0D1Q1Q2D2D3Q3GND74HC37374HC373VCCQ7D7D6Q6Q5D5D4Q4LE20191817161514131211+5AQ7AD7AD6AQ6AQ5AD5AD4AQ4DDSLE接单片机 （b） 扩展口 图3-2 AT89C52的外围电路 景德镇陶瓷学院本科生毕业设计（论文） 个负反馈电路中就可以构成正弦波振荡电路,由于晶振等效为电感的频率范围很窄,所以即使其他元件的参数变化很大,这个振荡器的频率也不会有很大的变化。 DDS的基准信号源决定于整个系统输出的精确度和稳定度,为保证输出信号的精度和稳定度,在本系统中采用了32.768MHz的温度补偿晶体振荡器TX2110作为DDS的基准信号源,温度补偿晶体不随温度的改变而改变,而且精度和稳定度是非常高,抗千扰也是比较好,使得整个系统输出的频率精确稳定。 3.3.2 AD9850电源模块的设计 由于AD9850需要用到+3.3V，本设计选用TI公司的TPS70302电源管理芯片来设计电源模块,该芯片具有两路可调电压输出Vout1和Vout2,调节范围为1.22V～5.5V,Vout1输出电流为1A,Vout2输出电流为2A，因此该芯片可以满足要求,TPS70302外围电路连接图如图3-3所示。 AVDDU4+5123456789101112GNDGNDTPS70302VIN1VOUT1VIN1VOUT1NCVSENSE1/FB1MR2NCMR1PG1ENRESETSEQNCGNDVSENSE2/FB2VIN2VOUT2VIN2VOUT2GNDGNDTPS70302242322212019181716151413C522uF输出到AD98503.3VR12250KR11250KC647uFC40.22uF 图3-3 TPS70302外围电路 3.3.3 AD985O接口电路 单片机与AD9850的接口既可采用并行方式,也可采用串行方式,但为了充分发挥芯片的高速性能,应在单片机资源允许的情况下尽可能选择并行方式,本设计采用的就是并行方式。I/O方式的并行接口电路比较简单,但占用单片机资源第 24 页 共74页

景德镇陶瓷学院本科生毕业设计（论文） 相对较多,图3-4是I/O方式并行接口的电路图,AD9850的数据线D0-D7经74HC373锁存器扩展后接至P0口,FQ_UD和W_CLK分别与P3.2和P3.3相连,所有的时序关系均可通过软件控制实现。 U21AQ22AQ13AQ045GND6W_CLK7FQ-UT8CLKIN910111213QOUTB14D3D4AD9850D2D5D1D6D0/LSBD7/MSBDGNDDGNDDVDDDVDDW_CLKRESETFQ-UTIOUTCLKINIOUTBAGNDAGNDAVDDAVDDRSETDACBL(NC)QOUTVINPQOUTBVINNAD9850AVDD接电源3.3V28AQ427AQ526AQ625AQ724GND2322RESET21IOUT输出阶梯正旋波输至LPF2019R2618R2210017501615VINP接LPF输入正旋波R14R13100K100KR153.9KU512NCGNDTX2110470pFVccfout43+5CLKINC33R23100 图3-4 AD9850的接口电路 74HC373说明：373的输出端Q0～Q7可直接与总线相连。 当三态允许控制端OE为低电平时，Q0～Q7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，Q0～Q7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。 当锁存允许端LE为高电平时，Q随数据D而变。当LE为低电平时，Q被锁存在已建立的数据电平。 当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。 引出端符号： D0～D7 数据输入端 OE 三态允许控制端（低电平有效） LE 锁存允许端 Q0～Q7 输出端 由图中电路设计可知,频率调节字由D0～D7端输入,基准频率由CLKIN端输入REST端对地接3.9k电阻,用于设定D/A转换器的满度输出电流IOUT=10mA,REST与IOUT的关系为:Iout?3241.248V Rset5第 25 页 共74页 景德镇陶瓷学院本科生毕业设计（论文）

R26?100?是电流与电压的转换电阻，这里R26不能选太大，否则输出波形将失

真比较大，因此AD9850输出波的电压为100?10mA?1V左右。

D/A转换器的电流输出转换成电压后由低通滤波器滤波,滤波器输出至比较器的输入,最终在QOUT端得到方波。

3.3.4 滤波电路

为了使输出的频率不受外界和一些杂波的干扰,需用一个低通滤波器(LPF)滤除高次谐波。常用的滤波器的频率响应有三种:巴特沃斯型(Butterworth),切比雪夫型 (Chebyshev)和椭圆型 (Cauer)。其中巴特沃斯滤波器通带最平坦,它的通带内没有纹波,在靠近零频处,有最平坦通带,趋向阻带时衰减单调增大,缺点是从通带到阻带的过渡带最宽,对于带外干扰信号的衰减作用最弱,过渡带不够陡峭,因此它适用于对通带要求较高,而去除的频率离通带较远的情况;切比雪夫滤波器在通带内衰减在零值和一个上限值之间做等起伏变化,阻带内衰减单调增大,带内有起伏,但过渡带比较陡峭;椭圆滤波器不仅通带内有起伏,阻带内也有起伏,而且过渡带陡峭。比较起来,椭圆滤波器性能更好,本设计中采用的是椭圆滤波器。

椭圆滤波器的幅度函数为： H?j???21 公式（3-1） 221??Rn???

式中咨为纹波参数,有理函数Rn???为:

??12??2?22??2...?k2??2Rn? 公式（3-2） 2221??1?21??2?2...1??k?2????????????当n为偶数时,k?n。 2在DDS波形合成技术中,滤波器设计首先主要考虑滤波器的幅频特性、电路的输入输出阻抗匹配、截止频率等,根据设计参数确定具体曲线和归一化的元件值,再根据实际去归一化得到实际的元件值。其中滤波器的归一化是指将所有电抗元件都除上一个频率标度系数,就可把一个己知频率响应标定到不同的频率范围。本文设计的椭圆滤波器的主要指标如下:

第 26 页 共74页

景德镇陶瓷学院本科生毕业设计（论文） 在DDS波形合成技术中,滤波器的设计首先主要考虑滤波的幅频特性,电路的输入、输出阻抗匹配,截止频率等,根据设计参数确定具体曲线和归一化的元件值,再根据实际去归一化得到实际的元件值。其中滤波器的归一化是指将所有电抗元件都除上一个频率标度系数(FSF),就可把一个已知频率响应标定到不同频率范围。以一个函数发生器为例,它采用AD9850芯片为DDS核心,输出最高频率为125MHz,本设计采用32.768MHz输出电阻为匹配电阻即100Ω,要求滤波器有平坦的幅频特性和快速的衰减率,本文设计的椭圆滤波器的主要指标如下： （1）3dB截止频率为1MHz,电阻R1,R2为100Ω； （2）在1.2MHz?fs?处最小衰减为70 dB； （3）通带波纹小于0.25dB。 椭圆滤波器的电路拓扑图如图3-5,根据电路拓扑图给出椭圆滤波器设计的具体步骤。 L120.64uHC25AD9850输入阶梯波++L215.12uHC27L313.08uHC29+L416.32uHC31IOUT输出正旋波至AD9850+C32++C24R241002.004nF0.164nF+C260.998nF+C282.772nF2.160nF1.332nF+C302.252nF0.565nFR251.644nF100 图3-5 椭圆滤波器拓扑 1)计算陡度系数As?fs1.2??1.2； 公式（3-3） fc1?22)计算反射系数??? ?25%； 公式（3-4）2?1??? 3)根据陡度系数As、最小衰减Amin和反射系数?；参考椭圆函数滤波器阶数曲线得到,我们设计滤波器的阶数为9阶； 4)编号查归一化的电容和电感值,如表3-1。 5)用Z?100?和频率标度系数FSF?2?fc?对滤波器去归一化，其中fc为1MHz。根据去归一化的原则： 第 27 页 共74页 景德镇陶瓷学院本科生毕业设计（论文）

L'??L?Z? C'?FSFC 公式（3-5）

?FSF?Z?得到去归一化后的元件值如表3-1。

表3-1元件值 元件值 C1/pF C2/pF C3/pF C4/pF C5/pF C6/pF C7/pF 归一化 1.261 0.103 1.746 0.627 1.357 0.840 1.476 去归一化 元件值 C8/pF C9/pF L1/μH L2/μH L3/μH L4/μH 归一化 0.385 1.036 1.296 0.9521 0.8239 0.028 去归一化 2004 164.4 2772 998.4 2160 1332 2352 565.2 1644 20.64 15.12 13.08 16.32 从以上数据，理论上分析可知，1M以上频率的波形衰减70dB，相当于约1/3000左右，这使得波形失真远远小于1%，达到设计要求。不仅如此，AD9850有32MHz的晶振，采样数据的频率达到32MHz，拿输出最大频率1MHz的波形作为失真分析，滤波之前波形失真都就已达1/32，与后面的70dB相乘更是满足设计要求。以下是proteus软件仿真结果，由于proteus里面的虚拟示波器功能有限，并且由公式公式（3-5）可知截至频率于各电容、电感成线性关系，所以10kHz的截至滤320kHz为例来模拟1MHz滤32MHz，并且把1MHz滤32MHz的各电容、电阻参数都增大100倍。图3-6（a）是用proteus中的九阶椭圆滤波器仿真电路，图（b）是仿真波形结果： R5(1)L12.064mHL21.512mHL31.308mHL41.632mHABCDC8C9C10C1116.4nF99.8nF133.2nF56.5nFR5100C3200.4nFC4277.2nFC5216nFC6225.2nFC7164.4nFR6100（a） proteus中的九阶椭圆滤波器仿真电路

第 28 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

（b） 仿真波形结果 图3-6 失真仿真

从上图可看出，输入波形为1V方波，输出为波最大值约为1mV，说明滤波衰减远大于60dB,也就是说滤波远大于1/1000，加上AD9850本身失真都小于32%，所以两者相乘远远小于1%的波形失真度。又由于本设计的波形失真大部分是来自滤波和AD9850本身，所以本设计的波形失真远远小于1%，满足设计要求。

3.4 采样保持与A/D转换电路

3.4.1采样保持电路

低通滤波以后输出的正弦信号是模拟信号,要通过LED显示该正弦信号的瞬时电压值必须先将该模拟信号转换为数字信号,即要通过A/D转换。A/D转换需要一定时间,在转换过程中,如果送给A/D转换器的模拟量发生变化,则不能保证精度。为此,在A/D转换器前加入采样保持电路,如图3-7所示。

第 29 页 共74页

景德镇陶瓷学院本科生毕业设计（论文） R2724KR281234U15V+INV-接晶振TX2110CONLF398REFCHOUT8765CLK2IN1K-15+15调零OUT输出至A/DC39150pFGNDLF398（采样保持电路） 图3-7 采样保持电路 LF398引脚名称及功能： 1脚：V+ 正电源电压输入脚 2脚：偏置调零引脚 233脚：IN 输入引脚 4脚：V- 负电源电压输入脚 5脚：OUT 输出引脚 6脚：CH 保持电容引脚 7脚：REF 参考电压输入引脚 8脚：CON 控制逻辑IN（+）

采样保持电路有两种工作状态:采样状态和保持状态。

采样状态:控制开关K闭合,输出跟随输入变化。（K在芯片内部） 保持状态:输出与前一个采样点的输入相同,不随该时刻输入变化而变化。 在本设计中,采用的是典型的LF398采样保持电路,该电路具有输入阻抗高,采样速率快,下降速率低等一系列优良的交直流性能,被广泛应用于高精度采样保持电路中。 3.4.2 A/D转换

采样后的信号虽然时间上不连续,但幅度仍然连续,仍为模拟信号,必须经过量化,转换成数字信号,才能送入单片机处理。量化过程即是进行A/D转换的过程,A/D转换将采样后的模拟信号转换成数字量。

AD570是一个用电平启动的8位逐次比较型A/D转换器,转换时间25μs,精度±2LSB。芯片内含:D/A转换电路、时钟脉冲、比较器、逐次逼近寄存器SAR、缓冲寄存器。

DB0～DB7:数据输出线。AD570内部有三态缓冲寄存器,但该寄存器不是外部

第 30 页 共74页

景德镇陶瓷学院本科生毕业设计（论文） 可控的,在A/D转换结束时,该寄存器自动接通,在读走数据前,数据输出线上一直有信号输出。因此,接口电路中应设计附加的、外部可控的三态缓冲器,该附加缓冲器仅在读取数据时选通。AIN模拟量输入,单端,可以是单极性或双极性,由15脚 BOF(Bipolar OFF)选择:BOF接地,单极性,输入范围0～+10V;BOF悬空,双极性,输入范围-5V～+5V。B/C启动信号(BLANK/CONV),电平启动。 同样考虑到AT89C52单片机I/O引脚资源有限,本系统的LED输出均通过74HC245连接到AT89C52单片机的P0端口,从而实现的端口扩展和复用A/D转换的电路如图3-8所示。 U6DB0B0DB1B11234567GND1C1A1Y2C2A2YGND74F125Vcc4C4A4Y3C3A3Y141312111098+5Y输出至P0扩展口DB3B3DB2B274F125U7+574F125Vcc4C4A4Y3C3A3Y141312111098DB4B4DB5B51234567GND1234567891C1A1Y2C2A2YGND74F125U8NCDB0DB1DB2DB3DB4DB5DB6DB7AD570DB7B7DB6B6DB0DB1DB2DB3DB4DB5DB6DB7NCAD570DRDGNDBOFAGNDAIN-15VBLANK/CONV+5V181716GND151413OUTAIN采样输入12-151110+5S18SW-PB 2图3-8 A/D转换的电路 3

第 31 页 共74页

景德镇陶瓷学院本科生毕业设计（论文）

3.5 输入输出接口电路设计

3.5.1 输入接口电路设计

用户将所需的频率通过接口电路输入到单片机,单片机将它转换为控制字送AD9850就可以产生所需要的正弦波形。系统的输入设备不需要特别的设计,一个 4x4矩阵键盘就可以满足系统的需要。4x4键盘的8根线接到单片机的P1端口,行输出接在P1端口的低4位,列输出接在P1端口的高4位,在这些键中有0～9、一个小数点、一个频率输入、一个相位输入、一个取消键和一个确认键,这15个键就可以完成系统的输入所需要的所有数据,如表3-2。输入接口电路如图3-9所示。

表3-2 键字、面板

1 4 7 0E(—) 2 5 8 0 3 6 9 0F(.) 频率输入 相位输入 0C(取消) 0D(确定) 第 32 页 共74页

景德镇陶瓷学院本科生毕业设计（论文） S2SW-PBS3SW-PBS4SW-PBS5SW-PBS6SW-PBS7SW-PBS8SW-PBS9SW-PBS10SW-PBS11SW-PBS12SW-PBS13SW-PBS14SW-PBS15SW-PBS16SW-PBS17SW-PB+5R110KR210KR310KR410KR510KR610KR710KR810KP10P11P12P13P14P15P16P17 图3-9 输入接口电路 3.5.2 输出接口电路设计 1、信号输出 由前面的分析可知,AD9850输出经过一个低通滤波器就可以得到所需要的正弦波形,若要得到方波只需将所产生的正弦波通过AD9850内部集成的比较器即可,下面主要分析如何获得三角波。 三角波也是常用信号之一,本系统采用RC积分电路将方波信号转换成三角第 33 页 共74页 景德镇陶瓷学院本科生毕业设计（论文） 波信号。但考虑信号频率很宽,低频达到1Hz以下,高频达1MHz以上,为了完成不同频段时的线性积分,需要不同大小的积分电容(100 pF、1nF、10nF、100nF、1μF、10μF)。又由于数控和自动切换的需要,本系统采用CD4051八选一电路,如图6所示。CD4051八选一电路的控制信号经过74HC373来源于AT89C52单片机的P0～P3接口,74HC373也是考虑复用P0端口而设置的。AD9850输出的方波经积分电路转换为三角波。 输出至采样保持INS19SW-PBS20SW1-PBS2SW-PBR19三角方波QOUTB正弦IOUTC7R1750KR1850KR161KC9INHU11COMPINPUT-INPUT+V-LM308NCOMP2V+OUTPUTNC8+15765微调1K12341uF10uFC10U191-10Hz1X010-101uF20HzX1C11X3X100-14KHzX21K-105KHzX3100nFINH6INHC127-15VEE8Vss10nFGNDCD4501VDDX7X6X5X4CBAC14+51615100pF14C131001K3-1MHz10K-11200KHz11A1nF10BABC接P0扩9C展口至单片机 图3-10 积分电路及外围电路 CD4501引脚功能说明，如下表3-3： 表3-3

引脚号 1 2 4 5 12 13 14 15 9 10 11 3 6 7 8 符号 IN/OUT A B C OUT/IN INH VEE Vss 功能 45输入/输出端 地址端 公共输出/输入端 禁止端 负电压端 数字信号接地端 图3-11给出了积分电路波形图。

第 34 页 共74页

本文来源：https://www.bwwdw.com/article/uhgg.html