《计算机组成原理》实验指导书

《计算机组成原理》实验指导书

实验一、3～8译码器的设计

1．实验目的和要求

? 熟悉ispEXPERT SYSTEM软件的原理图绘制和编程方法。 ? 了解计算机硬件电路的设计和调试方法。 ? 熟悉、掌握组合逻辑电路的设计方法。 2．实验内容

由组合逻辑电路知识可知，采用与门实现的3线～8线译码器的逻辑方程如下： 利用组合逻辑门电路，设计一个3～8译码器，原理图如下：并验证逻辑是否正确。

y0?a2a1a0y4?a2a1a0

y1?a2a1a0y5?a2a1a0y2?a2a1a0y6?a2a1a0y3?a2a1a0y7?a2a1a0输入输出缓冲器 输入输出缓冲器 3.实验提示

? 先根据附录一熟悉ispEXPERT SYSTEM熟悉软件使用方法 ? 用原理图方式输入组合逻辑门电路

? 连接计算机组成原理实验装置，编程下载ispLSI1032E ? 拨动开关观察记录LED显示结果

? 完成实验后，每位同学提交一份实验报告（手写），格式参照附件一。 注：引脚

1.开关（输入）：K0~K7： 53~60

K8~K15 ： 26~33 开关向上为1，向下为0 灯（输出）：LED0~LED7 ：76~83 LED8~LED15：3~10 L0~L7： 45~52 L8~L15： 34~41

2.输入输出都要添加缓冲器：在器件库中选择C：\\…\\GENERIC\\IOPADS.LIB

3.引脚锁定：菜单项ADD，选Symbol Attribute命令，出现Symbol Attribute Editor对话框，单击需要定义属性的输入输出PAD * ，在对话框中选SynarioPin属性，输入引脚号。

4.添加器件：菜单Add——Symbol(打开器件库), 选项 功能 ARITH.LIB 一位加法器库 GATES.LIB 组合逻辑基本门电路库 IOPADS.LIB 输入输出接口库 MUXES.LIB 多路选择器库 REGS.LIB 基本触发器库 REGISTER.LIB 寄存器库 [Local] 用户设计的本项目中的逻辑器件库 5.步骤： （1）建立新项目 （2）选择器件 （3）输入源文件

（4）编译、仿真源文件 （5）适配

在项目管理器窗口，点击左边窗口中的ispLSI1032E-70LJ84,右边窗口双击FitDesign,出现绿色对号，则设计正确，红色错号，存在严重错误。 （6）下载（烧录）

将实验系统电源连好使用专用下载电缆将实验系统和微机连好。

双击项目管理器右栏ISPDaisy Chain Download 编程下载项目，弹出LSC ISP DaisyChain Download Version 7.1窗口。

点击菜单中的Configuration项，选择Scan Board. 在Operation下的方框中选择PV

单击Browse，弹出对话框，选择生成的JED文件，单击Command菜单项下的Run Operation ，进行烧录，下载成功，出现PASS，在实验箱中验证。

实验二、程序查询式接口电路

1. 实验目的和要求

? 进一步熟悉ispEXPERT SYSTEM软件的原理图绘制和编程方法。 ? 掌握程序查询接口电路的工作原理。 ? 熟悉、掌握查询接口电路的工作流程。 2. 实验内容

程序查询接口电路基本组成如下图2-1所示，其中D是完成触发器，B设备工作触发器，以输入为例，本接口工作如下，当设备选中后：

? 由CPU发出启动命令，将工作触发器B置“1”,完成触发器D置“0”。 ? 启动外设，开始工作。

? 输入设备将数据送入DBR（图2-1未画，做实验暂不考虑）。 ? 外设完成工作，向接口发“工作结束”信号，将D置“1”，B置“0”。 ? D触发器“准备就绪”状态通知CPU。

图2-1

3.实验提示

? 用原理图方式输入组合逻辑门电路

? D、B触发器可采用D触发器（带置“0”控制端）（D触发器在在）

? 选择线、启动命、设备工作结束信号可以用K1、K2、K3（针脚编号53~55）代替，启

动设备和准备就绪用LED0、LED1（针脚编号76~77）代替。时钟信号的输入针脚为20。 ? 参考电路图

4.实验要求：

? 画出电路图。

? 拨动开关K1K2，记录LED变化,打开K3记录LED变化，并分析变 化规律。 ? 完成实验后，每位同学提交一份实验报告（手写），格式参照附件一。

实验三、三位全加器的设计

1．实验目的

? 熟悉ispEXPERT SYSTEM软件的原理图绘制和编程方法。 ? 了解计算机硬件电路的设计和调试方法。 ? 加固组合逻辑电路的设计能力。 2．实验内容

用门电路设计一个三位二进制全加器，有三个一位全加器并行组成，每个一位全加器有两个加数为a和b，低位进位为ci，本位和为s,向高位进位为co，已知一位全加器的逻辑表达式如下：

利用组合逻辑门电路，设计一个三位二进制全加器，原理图如下：并验证逻辑是否正确。

s?a?b?cico?a*b?(a?b)*ci

三位二进制全加器，由三个一位全加器并行组成，基本组成如下图

3.实验提示

? 用原理图方式输入组合逻辑门电路

? C-1用K7（针脚编号58）,加数a0a1a2可以用K1、K2、K3（针脚编号53~55）代替，

加数b0b1b2可以用K4、K5、K6（针脚编号56~57）代替，进位C0、C1、C2用LED0、LED1、LED2（针脚编号76~78）代替。 ? 拨动开关观察记录LED显示结果。

? 完成实验后，每位同学提交一份实验报告（手写），格式参照附件一。

实验四、层次化电路设计

1. 实验目的

? 学习层次化电路设计。

? 加固组合逻辑电路的设计能力。 2. 实验内容

设计一个3位二进制同步计数器和一个3线～8线译码器，当计数器在连续时钟脉冲作用下，其输出通过译码后在实验板的8个指示灯依次显示出来，要求用层次化的方法设计。 3．实验提示

已知3位二进制同步计数器的原理图如下:

图4-1 图4-2

其驱动方程如下

D2?Q2?(Q1?Q0)D1?Q1?Q2D0?Q0

3线～8线译码器的电路图如下：

图4-3 图4-4

层次电路设计，在设计好如图4-1时的电路时，在原理图编辑器窗口中，打开“File”菜单，点击“Matching Symbol”,即可生成。此时若打开器件库能够看得如图4-2所示的元件“counter8”(原理图命名为counter8.sch)出现在库Local中，同理可生成“DEC38”器件，如图4-4所示。

实验最顶层电路图如下：

4.实验要求：

? 画出电路图。

? reset可以用K1（针脚编号53）代替，时钟信号的输入针脚为20。 ? q0~q7用LED0～LED7显示（针脚编号76～83）。

? 完成实验后，每位同学提交一份实验报告（手写），格式参照附件一。

附件一：

实验题目：

班级________姓名________学号_________日期_______ 一、 实验目的

二、 实验内容 三、 实验步骤 四、实验结果分析 五、实验小结

本文来源：https://www.bwwdw.com/article/uhet.html