实验四 通信原理实验

实验四 时分复用数字基带通信系统

一、实验目的

1.掌握时分复用数字基带通信系统的基本原理及数字信号传输过程。 2.掌握位同步信号抖动、帧同步信号错位对数字信号传输的影响。

3.掌握位同步信号、帧同步信号在数字分接中的作用。

二、实验内容

1.用数字信源模块、数字终端模块、位同步模块及帧同步模块连成一个理想信道时分复用数字基带通信系统，使系统正常工作。

2.观察位同步信号抖动对数字信号传输的影响。 3.观察帧同步信号错位对数字信号传输的影响。

4.用示波器观察分接后的数据信号、用于数据分接的帧同步信号、位同步信号。

三、基本原理

本实验要使用数字终端模块。 1. 数字终端模块工作原理：

原理框图如图4-1所示，电原理图如图4-2所示(见附录)。它输入单极性非归零信号、位同步信号和帧同步信号，把两路数据信号从时分复用信号中分离出来，输出两路串行数据信号和两个8位的并行数据信号。两个并行信号驱动16个发光二极管，左边8个发光二极管显示第一路数据，右边8个发光二极管显示第二路数据，二极管亮状态表示“1”，熄灭状态表示“0”。两个串行数据信号码速率为数字源输出信号码速率的1/3。

在数字终端模块中，有以下测试点及输入输出点： ? S-IN ? SD ? BD ? FD ? D1 ? B1 ? F1 ? D2 ? B2 ? F2

时分复用基带信号输入点 抽样判后的时分复用信号测试点 延迟后的位同步信号测试点 整形后的帧同步信号测试点 分接后的第一路数字信号测试点 第一路位同步信号测试点 第一路帧同步信号测试点 分接后的第二路数字信号测试点 第二路位同步信号测试点 第二路帧同步信号测试点

BS-IN延迟1BDS-IN延迟2FS-INFD整形BD显示并/串变换F1B1D1串/并变换SD-DD2FD-7串/并变换F2并/串变换延迟3FD-15FD-8FD-16显示B2÷3

图4-1 数字终端原理方框图

图4-1中各单元与电路板上元器件对的应关系如下： ? 延迟1 ? 延迟2 ? 整形

? 延迟3 ? ÷3

U63：单稳态多谐振荡器4528 U62:A：D触发器4013

U64:A：单稳态多谐振荡器4528；U62:B：D触发器4013 U67、U68、U69：移位寄存器40174 U72：内藏译码器的二进制寄存器4017 U65、U70：八级移位寄存器4094 三极管9013；发光二极管

? 串/并变换 ? 并/串变换

U66、U71：八级移位寄存器4014(或4021)

? 显示

延迟1、延迟2、延迟3、整形及÷3等5个单元可使串/并变换器和并/串变换器的输入信号SD、位同步信号及帧同步信号满足正确的相位关系，如图4-3所示。

移位寄存器40174把FD延迟7、8、15、16个码元周期，得到FD-7、FD-15、FD-8（即F1）和FD-16（即F2）等4个帧同步信号。在FD-7及BD的作用下，U65（4094）将第一路串行信号变成第一路8位并行信号，在FD-15和BD作用下，U70（4094）将第二路串行信号变成第二路8位并行信号。在F1及B1的作用下，U66（4014）将第一路并行信号变为串行信号D1，在F2及B2的作用下，U71（4014）将第二路并行信号变为串行信号D2。B1和B2的频率为位同步信号BS频率的1/3，D1信号、D2信号的码速率为信源输出信号码速率的1/3。

U65、U70输出的并行信号送给显示单元。根据数字信源和数字终端对应的发光二极管的亮熄状态，可以判断数据传输是否正确。

串/并变换及并/串变换电路都有需要位同步信号和帧同步信号，还要求帧同步信号的宽度为一个码元周期且其上升沿应与第一路数据的起始时刻对齐，因而送给移位寄存器U67的帧同步信号也必须符合上述要求。但帧同步模块提供的帧同步信号脉冲宽度大于两个码元的宽度，且帧同步脉冲的上升沿超前于数字信源输出的基带信号第一路数据的起始时刻约半

个码元（帧同步脉冲上升沿略迟后于位同步信号的上升沿，而位同步信号上升沿位于位同步器输入信号的码元中间，由帧同步器工作原理可得到上述结论），故不能直接将帧同步器提取的帧同步信号送到移位寄存器U67的输入端。

终端模块将帧同步器提取的帧同步信号送到单稳U64的输入端，单稳U64设为上升沿触发状态，其输出脉冲宽度略小于一个码元宽度，然后用位同步信号BD对单稳输出抽样后得到FD，如图4-3所示。

数据1SDFDFD-7FD-8 ( F1 )FD-15FD-16 ( F2 )——数据2帧同步BDB1B2

图4-3 变换后的信号波形

应指出的是，当数字终端采用其它电路或分接出来的数据有其它要求时，对位同步信号及帧同步信号的要求将有所不同，但不管采用什么电路，都需要符合某种相位关系的帧同步信号和位同步信号才能正确分接出时分复用的各路信号。

2. 时分复用数字基带通信系统

图4-5为时分复用数字基带通信系统原理方框图。复接器输出时分复用单极性不归零码（NRZ码），码型变换器将NRZ码变为适于信道传输的传输码（如HDB3码等），发滤波器主要用来限制基带信号频带，收滤器可以滤除一部分噪声，同时与发滤波器、信道一起构成无码间串扰的基带传输特性。复接器和分接器都需要位同步信号和帧同步信号。

m1(t)D1(t)…mN(t)位同步复接器帧同步码型变换发送滤波器信道噪声接收滤波器识别器位同步器BS码型反变换分 接器FS帧同步器…DN(t)BS

图4-5 时分复用数字基带通信系统

本实验中复接路数N=2，信道是理想的、即相当于将发滤波器输出信号无失真地传输到收滤波器。为简化实验设备，收、发滤波器也被省略掉。

本实验的主要目的是掌握位同步信号及帧同步信号在数字基带传输中的作用，故也可省略码型变换和反变换单元。

四、实验步骤

本次实验使用数字信源、位同步、帧同步、数字终端这四个单元。它们的信号连接关系如图4-6所示，其中实线表示实验板上已经布好，虚线表示实验中要手工连接的信号线（共四根）。

1.复习位同步、帧同步的实验内容并熟悉数字终端单元工作原理，按照图4-6将这四个模块连在一起，接通实验箱电源。

数字信源NRZ-OUTS-IN数字终端S-INS-IN位同步帧同步BS-INBS-OUTFSBS

图4-6 数字基带系统连接图

2.用示波器CH1观察数字信源单元NRZ-OUT波形，判断信源单元是否工作正常。 数字信源单元的K1、K2、K3置于0111 0010 0101 1100 1010 1001时:

3.用示波器CH2观察位同步单元BS-OUT，调节位同步单元的可变电容，使位同步信号BS-OUT对准信源的NRZ信号中间位置并且相位抖动最小。

数字信源单元的K1、K2、K3置于0111 0010 0110 0001 0100 0101时:

4.将数字信源单元的K1置于?1110010，用示波器CH2观察帧同步单元FS信号与信源NRZ信号的相位关系，判断帧同步单元是否工作正常。

数字信源单元的K1、K2、K3置于0111 0010 0110 0001 0100 0101时:

5.当位同步单元、帧同步单元已正确地提取出位同步信号和帧同步信号时，通过发光二极管观察两路8bit数据已正确地传输到收终端。

6.用示波器观察分接出来的两路8bit周期信号D1(对应位同步B1)和D2(对应B2)。 收终端的两路8bit数据为0100 0001 0100 0101时:

7.观察位同步抖动对数据传输的影响。

用示波器观察数字终端单元的D1或D2信号，然后缓慢调节位同步单元上的可变电容C2（增大位同步抖动范围），观察D1或D2信号波形变化情况和发光二极管的状况（C2在某一范围变化时，D1或D2无误码，C2变化太大时出现误码）。

波形图分别为:

8．观察帧同步对数据传输的影响。

还原位同步单元到正确的状态，将数字信源单元的K1置为1110 010X，观察数字终端分接出来的两路信号和数字信源单元的对应关系，分析原因。

数字信源单元的K1、K2、K3置于1110 0100 0110 0001 0100 0101时:

五、实验报告要求

1.本实验系统中，为什么位同步信号在一定范围内抖动时并不发生误码？位同步信号的这个抖动范围大概为多少？在图4-5所示的实际通信系统中是否也存在此现象？为什么。

2.帧同步信号在对复用数据进行分接时起何作用，用实验结果加以说明。 3.分析数字终端模块中串/并变换和并/串变换电路的工作原理。 六、问题及解答

1.本实验系统中，为什么位同步信号在一定范围内抖动时并不发生误码？位同步信号的这个抖动范围大概为多少？在图4-5所示的实际通信系统中是否也存在此现象？为什么。

答：本实验系统中信道是理想的，无噪声且无码间串扰，只要位同步抖动范围不超过

码元宽度就不会发生误码（当BD处于NRZ码中间时）。

图4-5所示实际通信系统中则不存在这种现象。在那里即使位同步信号无任何抖动，由于信道噪声不可能为零，必然有误码。而位同步信号抖动范围越大误码率越大。 2.帧同步信号在对复用数据进行分接时起何作用，用实验结果加以说明。 答：帧同步信号可以确保分接器对时分复用信号进行正确分接。

3.分析数字终端模块中串/并变换和并/串变换电路的工作原理。

答：两组数字信号的串/并转换均在内部完成，其工作原理如下：以位同步信号为时

钟，数字信号逐位移入三片串联的74164（八位移位寄存器，三级串联后可保存24位数据),三片74164的输出脚分别连至三片74374（八上升沿D触发器）的输入端，当帧同步信号的上升沿到来时，一帧完整的数字信号（24位）恰好全部移入三片74164，此时三片74374开始读数，24位数字信号被读入24个D触发器的D端。因为帧同步信号的高电平维持时间小于一位码元的宽度，所以帧同步信号每来一个上升沿时，74374只能从外部读入一位数据，其它时间处于锁存状态，从而避免了数据的错误读写。读入D端的数据在触发器时钟的控制下从Q端输出驱动发光二极管，从而实现数据传输的串/并转换。同理，实现数据传输的并/串转换也采用类似的电路，在此不再重述。

本文来源：https://www.bwwdw.com/article/ugao.html