基于Allegro16.5 - PCB - SI 一步一步学会前仿真 - 图文

更新时间:2023-10-16 00:00:02 阅读量: 综合文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

Allegro PCB SI: 一步一步学会前仿真

Learn Allegro PCB SI Pre-simulation Step by Step

Doc Scope : Cadence 16.5 Doc Number : SFTEC12007 Author : Daniel Zhong Create Date : 2012-04-10 Rev : 1.00

Sofer Technology Co., Ltd

目录??

1?Cadence Allegro PCB SI简介 .................................... 12?

1.1?

高速PCB设计流程 ...................................................... 12?

2?Allegro PCB SI的前仿真 ........................................ 13?

2.1?

准备仿真模型和其他需求 .................................................. 13?

获取所使用元器件的仿真模型 ........................................... 14?获取所使用连接器的仿真模型 ........................................... 15?获取所使用元器件和连接器的器件手册和用户指南等相关资料 .................... 15?获取所需的规范文档 .................................................. 15?了解相关电路和接口工作原理 ........................................... 15?提取与信号完整性相关的要求 ........................................... 15?预先创建拓扑样本 ................................................... 16?预先创建相对于不同阈值电压的眼图模板 ................................... 16?预先创建自定义测量 .................................................. 17?

2.1.1?2.1.2?2.1.3?2.1.4?2.1.5?2.1.6?2.1.7?2.1.8?2.1.9?2.2?2.3?2.4?

仿真前的规划 .......................................................... 17?关键器件预布局 ......................................................... 18?模型加载和仿真配置 ..................................................... 18?

模型的转化 ........................................................ 19?使用SI Design Setup配置 ........................................... 20?

2.4.1?2.4.2?

P2/90http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.

Sofer Technology Co., Ltd

2.4.3?2.4.4?2.4.5?2.4.6?2.4.7?2.4.8?2.4.9?2.4.10?2.4.11?2.4.12?2.4.13?2.4.14?2.5?

选择需要配置的信号线 ................................................ 21?设置仿真库 ........................................................ 23?设置电源和地网络 ................................................... 25?设置叠层 .......................................................... 29?设置元器件类别 ..................................................... 32?为元器件分配和创建模型 .............................................. 33?设置差分对 ........................................................ 42?设置仿真参数 ..................................................... 47?SI Design Audit相关 ............................................. 55?提取拓扑 ........................................................ 57?在SigXP中设置仿真库和仿真参数 ...................................... 59?在SigXP中绘制拓扑 ................................................ 63?

方案空间分析 .......................................................... 73?

输出驱动力扫描分析 .................................................. 76?Stub长度扫描分析 ................................................... 78?线宽线间距扫描分析 .................................................. 79?

2.5.1?2.5.2?2.5.3?2.6?

方案到约束规则的转化 .................................................... 81?

传输线延迟规则的设置 ................................................ 82?拓扑结构等传输线特性规则的设置 ........................................ 85?传输线耦合规则的设置 ................................................ 85?拓扑规则在约束管理器中的应用 ......................................... 86?

2.6.1?2.6.2?2.6.3?2.6.4?

P3/90http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.

Sofer Technology Co., Ltd

3?Allegro PCB SI的后仿真 ........................................ 89?

表格??

表格 1:Routed Interconnect Models参数 ...................................... 50?表格 2:Simulation栏眉仿真参数 ............................................... 52?表格 3:IO Cell Stimulus Edit窗口中的选项 .................................... 73?

图??

图 1:传统的PCB设计流程图 .................................................... 12?图 2:Allegro PCB SI高速PCB设计流程图 ........................................ 13?图 3:眼图模式下的眼图模板 .................................................... 16?图 4:地址、命令和控制信号传输线拓扑............................................ 17?图 5:RDIMM的布局示意图 ...................................................... 18?图 6:Model Integrity界面 .................................................. 19?图 7:使用Model Integrity将IBIS文件转换至DML格式 .............................. 20?图 8:Cadence Product Choices产品选择器窗口 .................................. 21?图 9:Allegro PCB SI GXL界面 ............................................... 22?图 10:Setup Category Selection窗口 ........................................ 22?图 11:Setup Xnet Selection窗口 ............................................ 22?图 12:Allegro PCB SI GXL关于网络设置的提醒框 ................................. 23?

P4/90http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.

Sofer Technology Co., Ltd

图 13:Setup Library Search Directories窗口 ................................ 24?图 14:Setup Library File Extensions窗口 ................................... 24?图 15:Setup Working Libraries窗口 ......................................... 24?图 16:Setup Power and Ground Nets窗口 ..................................... 25?图 17:Allegro PCB SI GXL电压赋值窗口 ........................................ 26?图 18:选择“Edit Voltage On Any Net In Design” ............................. 26?图 19:Identify DC Nets窗口。 ............................................... 27?图 20:Allegro PCB SI GXL关于电源和地网络的提醒框 .............................. 27?图 21:设置电源和地网络环节的SI Design Audit窗口 ............................... 28?图 22:Select Errors to be Resolved窗口自动修复VTT问题 ....................... 28?图 23:Change Pin Use of a Pin窗口 ......................................... 29?图 24:选中管脚后的Change Pin Use of a Pin窗口 ............................... 29?图 25:Setup Design Cross-Section窗口 ...................................... 30?图 26:JEDEC规范中的RDIMM RC B0叠层 .......................................... 31?图 27:Layout Cross Section窗口 ............................................ 31?图 28:SI Design Audit窗口提示不合理的介电常数 ................................. 32?图 29:Setup Component Classes窗口 ......................................... 33?图 30:Assign Values to Discrete Components窗口 ............................ 34?图 31:Allegro PCB SI GXL分立元件赋值对话框 ................................... 34?图 32:Assign Models to Components窗口 ..................................... 35?图 33:SI Model Browser窗口的DML Models栏眉 ................................. 36?

P5/90http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.

本文来源:https://www.bwwdw.com/article/ucdf.html

Top