第8讲_主存储器

计算机组成原理Principles of Computer Organization广义双语教学课程 青岛理工大学 校级精品课程

http://211.64.192.109/skyclass25//ec/C84/

第4章 主 存 储 器Chapter 4 Main MemoryA word in memory is an entity of bits that move in and out of storage as a unit. A memory word is a group of 1’s and 0’s and may represent a number, an instruction code, one or more alphanumeric characters, or any other binary-coded information. A group of eight bits is called a byte.

§4.1 主存储器分类、技术指标和基本操作 现代计算机的主存储器都是半导体存储器IC。Static RAM

双极型

随机(读写)存储器 Random Access Memory (RAM)只读存储器 Read Only Memory (ROM)

MOS型

SRAM SRAM

保存信息的原理： SRAM:触发器 DRAM:MOS管 的栅极电容。

DRAMDynamic RAM

掩膜ROM PROM 可编程序只读存储器 EPROM 可擦除的可编程序只读存储器

E2PROM 电可擦除的可编程序只读存储器 Flash Memory 快闪存储器(电可擦除) 半导体RAM在断电后数据会丢失，属于易失性(Volatile)存储器 只读存储器属于非易失性(Non-volatile)存储器。

主存储器的主要技术指标 主存储器用于暂时存储CPU当前正在使用的指令和数据。 1、存储容量 Memory Size / Capacity

主存储器容量 SM = W · · l m=存储器字长×每个存储体的字数×并行工作的存储体个数 容量单位：字节Byte,字Word,位bit。 1 Byte =8 bit 1M=220 =1024K=210 K 1G=230 =1024M=210 M 1T =240 =210 G 主存储器的可寻址的最小信息单位是1个存储字(存储单元)。 存储单元 Memory Location 可寻址单元 Addressable Location 存储器的容量通常表示为：m字×k位。 例如，1个4096×32的存储器芯片的容量就是 16 KB。

地址空间 Address Space

CPU的地址线

2、存取速度 ⑴ 存取时间Ta (访问时间， Memory Access Time ) 从启动一次存储器操作到完成该操作所经历的时间。 取决于存储器芯片 ⑵ 存储周期 Tm (读写周期，Memory Cycle Time) 连续启动2次独立的存储器操作所间隔的最小时间。 一般Tm > Ta ⑶ 主存带宽Bm 由系统规定

Bm是存储器被连续访问时可以提供的数据传输率(bit/s) Bm= W/Tm 当总线宽度w与存储器字长W不一致时，Bm= w / Tm 提高主存带宽的措施：

缩短存取周期，增加存储字长W,增加存储体。

主存储器的基本操作 处理器R/W

地址寄存器AR

数据寄存器DR

地址总线 数据总线 控制总线

主存储器

主存储器的读写时序 1.存储器读的时序 处理器把要访问的存储单元地址送上地址总线，发存储器读命令 存储器读周期 Address

地址总线AB

CSData

数据总线DB

R /W被选中的存储器芯片对地址译码，打开三态门将选中的单元 内容送上数据总线DB,处理器从DB读入数据。

2.存储器写的时序 处理器把

要访问的存储单元地址送上地址总线AB,把要写 的数据送上数据总线DB,发存储器写命令。 存储器写周期 Address 地址总线AB

CSData 数据总线DB

R /W被选中的存储器芯片对地址译码，将DB上的数据写入选中的 存储单元。

半导体存储器芯片 存储器芯片内部： 地址线条数N, 可寻址2N单元 Row Address A1 A1 A0 4×4 存储矩阵00 01 10 11 11 10 01 00

地 址 译 码 器

Y0 Y1 Y2 Y3

存储单元00

存储单元01存储单元10 存储单元11

A0

行 地 址 译 码

读 写 控 制 列地址译码 A3 A2

三 态 输 出

I/O

Column Address

CS R / W

存储器芯片外部：(符号，引脚) SRAM芯片：

A0……A191M×4 RAM

CS

常见：×8,×4

I/O0 I/O1 I/O2 I/O3 R / WROM(PROM,EPROM,E2PROM)芯片： A0……A10 2K×8 ROM D0 …… D7CS

常见：×8

OE

§4.4 存储器的组成与控制 单个存储器芯片的容量往往不能满足需要，用存储器容量的 扩展技术实现所要求容量的存储器。

(1)位扩展存储器芯片的位数K小于所设计的存储器的位数N。 用L字×K位的存储器芯片构成L字×N位的存储器， 存储器芯片数 = N/K (2)字扩展 存储器芯片的字数小于所设计的存储器的要求。 用L字×K位的存储器芯片构成M字×K位的存储器，

存储器芯片数= M/L

存储器容量的扩展 (3)字位扩展 存储器芯片的字数和位数都小于所设计的存储器的要求。 用L字×K位的存储器芯片构成M字×N位的存储器， 需要(M/L)×(N/K)个存储器芯片。 (4)与处理器连接 ① 存储系统一定是既有RAM又有ROM。

② 如果处理器有 MREQ等控制线，在产生片选信号时必须用到。③ 要连接处理器的全部地址线和数据线。 The main memory is the central storage unit in a computer system.

(1)位扩展 例1:用64K×4的RAM芯片构成64K×8的存储器。D0 … D3 D4 … D7

I/O0 I/O1 I/O2 I/O364K×4 RAM

I/O0 I/O1 I/O2 I/O364K×4 RAM

A0……A15 R / W CSR /WA0 … A15

A0……A15R / W CS

CS

存储器芯片的地址线、片选线、读写控制线并联，数据线分别引出

(2)字扩展 例2:用512×4位的RAM芯片构成2k×4位的存储器。 将各个存储器芯片的地址线、数据线、读写控制线并联

D3 … D0

I/O0 I/O1 I/O2 I/O3

I/O0 I/O1 I/O2 I/O3

I/O0 I/O1 I/O2 I/O3

I/O0 I/O1 I/O2 I/O3

512×4 RAM

512 ×4 RAM

512 ×4 RAM

512 ×4 RAM

R /WA0 A8 A9 A10 …

A0…A8 R / W CS …A0 2 器 A1

A0…A8 R / W CS A0…A8 R / W CS A0…A8 R / W CS …

S

4 译 Y 2 码 Y3

Y0 Y1

-

由片选线区分每个芯片的地址范围

(3)字位扩展 用L字×K位的存储器芯片构成M×N的存储器，需要 (M/L)×(N/K)个存储器芯片。 片选信号 CS 由高位地址译码产生。 低位地址直接与存储器芯片的地址线连接。 例3:用1K×4位的RAM芯片构成2K×8位的RAM RAM and ROM are connec

ted to a CPU through the data and address buses. The low-order lines in the address bus select the byte within the chips and other lines in the address bus select a particular chip through its chip select inputs. The more chips that are connected, the more external decoders are required for selection among the chips.

D7…

D4 D3…

D0 I/O0 I/O1 I/O2 I/O3 1024×4 RAM I/O0 I/O1 I/O2 I/O3 I/O0 I/O1 I/O2 I/O3 I/O0 I/O1 I/O2 I/O3 1024×4 RAM 1024×4 RAM 1024×4 RAM

A0…A9

R / W CS

A0…A9

R / W CS A0…A9 R / W CS A0…A9 R / W CS

R /WA0 A9 A10 A0 器 2 A1 4 A11 译码

…

…

…

Y0 Y1Y2

S

Y3

用1K×4位的RAM芯片构成2K×8位的RAM

(4)与CPU连接 如果CPU有MREQ 等控制线，在产生片选信号时必须要用到。 存储系统一定是既有RAM又有ROM。 注意：① CPU的地址总线和数据总线的线数。 ② ROM的输出允许信号 OE 。 Most of the main memory in a general-purpose computer is made up of RAM integrated circuit chips, but a portion of the memory may be constructed with ROM chips. ROM is used for storing programs that are permanently resident in the computer and for tables of constants that do not change in value once the production of the computer is completed.

例：CPU字长16位，有8条数据线，15条地址线，MREQ R / W 等 ， 控制线。存储器按字节编址。 要求用8K×4 bit的RAM芯片和8K×8 bit的ROM芯片组成16KB的 ROM和8KB的RAM。 ROM的起始地址0000H,RAM的起始地址6000H。① 说明该计算机的地址空间、实存容量、ROM和RAM的地址 范围分别是多少？ ② 计算RAM和ROM芯片数，说明应该选用什么译码器。 ③ 画出CPU和存储系统的电路连接图。

解：

要求用8K×4 bit的RAM芯片和8K×8 bit的ROM芯片组成 16KB的ROM和8KB的RAM

① CPU有15条地址线，

∴地址空间=215= 32K

实存容量= ROM容量+RAM容量= 16 KB+8KB = 24KB 16KB的ROM区的地址范围是 0000H~3FFFH。 RAM区的地址范围是 6000H~7FFFH。 ② RAM芯片数=(8K×8)/(8K×4)= 2 ROM芯片数=(16K×8)/(8K×8)=2

8K字的存储器芯片有13条地址线，CPU有15条地址线， ∴地址译码器要对15—13 = 2 条地址线译码，所以应该用2-4 译码器。 ③ CPU和存储系统的电路连接图：

MREQA14 A13 A12 …

2-4 Y 3 译 码 Y2 A1 器 Y1

S

A0 …

Y0…

A0CPU A0~ A12 CS8K×8

A0~ A12 CS8K×8

A0~ A12 CS8K×4RAM

A0~ A12 CS8K×4

ROM

ROM

RAM

D0 … D7

D0~ D7 OE

D0~ D7 OE

D0 ~ D3 R / W D0 ~ D3 R / W

1

R /W

动态存储器 Dynamic RAM Dynamic random access memory (DRAM) is a type of random access memory that stores each bit of data in a separate capacitor within an integrated circuit. Since real capacitors leak charge, the information eventually fades unless the capacitor charge is refreshed periodically. The advantage of DRAM is its structural simplicity: only one transistor and a capacitor are required per bit, compared to six transistors in SRAM. This allows D

RAM to reach very high density.

DRAM芯片的集成度高，容量大，速度不高(50~100ns), 功耗低，价格低。

本文来源：https://www.bwwdw.com/article/u6mj.html