数字电子技术实验报告册20141018(学生版)

更新时间:2023-11-14 02:00:01 阅读量: 教育文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

数字电子技术实验报告

2014-2015(1)学期

数字电子技术实验报告册

班级 学号

姓名

北京信息科技大学

电子信息与控制实验教学中心

数字电子技术课程组

1

数字电子技术实验报告

目 录

实验一 门电路的功能测试 ......................................................................................... 3 实验二 组合逻辑电路的设计 ................................................... 错误!未定义书签。 实验三 计数、译码、显示电路的设计 ................................... 错误!未定义书签。 实验四 555定时器设计电路 .................................................... 错误!未定义书签。 实验五 基于FPGA的分频器的设计 ................................... 错误!未定义书签。 实验六 基于FPGA的跑马灯的设计 ....................................... 错误!未定义书签。

2

数字电子技术实验报告

实验一 门电路的功能测试

一、 实验目的

(1) 熟悉数字电路实验装置,能正确使用装置上的资源设计 ; (2) 熟悉双列直插式集成电路的 ; (3) 熟悉并验证典型集成门电路 。 (4) 了解数字集成电路数据手册的使用。 二、 实验器材与仪器

(1) 数字电路实验装置1台; (2) 数字万用表1块;

(3) 双列直插集成电路芯片 、 、 各1片,导线若干。 三、 实验内容及步骤

使用数字电路实验装置,将相应的集成芯片插入IC插座,并使用导线将门电路输入端接实验箱的 或脉冲,输出端接 或数码显示、蜂鸣器等,测试 、 、 的逻辑功能以及应用电路逻辑功能。

(1) 验证与非门的逻辑功能

a) 按照图1.1连接电路;

b) 电路通电运行,验证不同输入信号下,输出信号的逻辑状态;

实验测试数据见表1.1所示;

c) 通过分析实验数据,归纳总结与非门逻辑功能如下。

(2)与非门的应用一

a) 按照图1.2连接电路;选择74LS00集成电路芯片中的另一个与

非门,将两个输入端短接,当一个输入端用。

b) 电路通电运行,拨动开关S3,观察输出信号逻辑状态随输入的

变化,实验数据见表1.2。

c) 通过分析实验现象,现归纳总结实验结果如下。

3

数字电子技术实验报告

d) 分析表1.1的测试结果,除了图1.2所示第一种用与非门实现反相器(非门)

的接线方案以外,第二种接线方案如图1.3所示。其主要特点是两个输入端的处理如下:

图1.3

(3)与非门的应用二

a) 将上两步实验电路中的第一个与非门输出端与第二个反相器的输入端相连,

连线如图1.4所示。使用逻辑开关输入、LED灯逻辑电平显示输出资源进行功能验证,实验数据见表1.3。

VCC14131211109874LS0074LS081234567GNDAB图1.4Y

b) 合理选择数字电路实验装置中的输入、输出资源模块,设计实验方案,实现

对图1.5所示输入、输出信号的验证测试。

ABY图1.5i. 实验方案

按照图1.4连接电路,使用实验装置中的资源配置输入信号和输出信号如下

输入信号接线方案:

4

数字电子技术实验报告

输出信号接线方案:

实验现象及效果是:

ii. 通过分析实验现象及图1.5所示输入、输出信号波形,说明该电路的功能描述如下。

(4) 验证异或门的逻辑功能。

a) 选择74LS86集成电路芯片中的一个异或门,进行异或门逻辑功能验证。实验

电路如图1.6所示。

图1.6

b) 电路通电运行,上、下拨动相应输入开关,观察不同输入信号下输出信号的

逻辑状态, 选择合适的万用表电压档位进行量测。测量开关信号上下拨动时的高、低电平值,测量在开关电平输入信号激励下异或门输出信号的高、低电平值,实验数据见表1.4。

c) 通过分析实验数据,归纳总结异或门逻辑功能如下。

e) 分析表1.4,将异或门的一个输入端分别接0或接1应用情况,说明这种应

用下异或门实现的输入、输出之间的逻辑变换功能如下。

(5) 三态门功能验证

a) 74LS125是一个内部集成了4个三态同相缓冲器的集成电路芯片,选择

74LS125集成电路芯片中的1个三态同相缓冲器,按照图1.7连接电路。

5

本文来源:https://www.bwwdw.com/article/u54v.html

Top