数字集成电路期中测试

1、 （5分）基于第一章所描述的摩尔定律，请你预言到2015年的时候CPU的时钟频率和晶体管个

数（复杂度），以及到时候单个芯片的FlASH所能存储的容量为多少（U盘最大能做到多大）。

2、 （5分）列举你所知道的现在最高端的cpu，DSP芯片，FPGA芯片，DRAM（内存），FLASH的

时钟频率和复杂度。

3、 （5分）芯片成本有哪些构成。作为集成电路设计工程师，如何降低芯片的成本？

4、 （5分）某种新颖的反相器具有如图所示的传输特性。在图上分别画出其对应的最佳噪声容限VIL、

VIH、VOL、VOH。

5、 （10分）要形成一个最简单的完整的集成电路工艺，至少需要多少层版图。请列出来。

6、 （5分）设计规则所提供的是版图设计的指南，它的基本要素是什么？

7、 （5分）一个好的封装必须满足哪些要求。表2.3中的封装那个最便宜。

8、 （20分）对如下图所示的NMOS管和PMOS管，假设W=1um，L=0.25um。当工作电压如下所

示，判断其工作状态，并计算a组的源漏电流ID。其中:

NMOS：k'n = 115μA/V2, VT0 = 0.43 V, λ = 0.06 V–1,

PMOS: k'p = 30μA/V2, VT0 = –0.4 V, λ = -0.1 V–1.

a. NMOS: VGS = 2.5 V, VDS = 2.5 V. PMOS: VGS = –0.5 V, VDS = –1.25 V.

b. NMOS: VGS = 3.3 V, VDS = 2.2 V. PMOS: VGS = –2.5 V, VDS = –1.8 V.

c. NMOS: VGS = 0.6 V, VDS = 0.1 V. PMOS: VGS = –2.5 V, VDS = –

0.7 V.

9、 （10分）假设某工艺，NMOS载流子迁移率是PMOS的2倍，且沟道宽度为W，长度为L的NMOS

管，其等效电阻为R，源、漏、栅的电容均为C，称其为单位尺寸NMOS，求单位尺寸的PMOS管的等效电阻和各个端电容。如果沟道宽度为NW，长度为L不变的晶体管，称为N倍尺寸晶体管，求N倍尺寸PMOS管和NMOS管的等效电阻和各个端的电容。

10、 （10分）求A到Y的延迟。采用Elmore延迟模型。其中“1”表示此晶体管为上题中单位

尺寸晶体管，对于NMOS即其等效电阻为R，各端口电容均为C。“2”表示为2倍尺寸晶体管。

11、（10分）上题中，如果在Y之前有一段导线，其电阻为R,电容为2C。请将其等效为π模型，并从新计算A到Y的延迟。

本文来源：https://www.bwwdw.com/article/u2zm.html