计算机组成原理试题及答案

计算机组成原理题集含答案 题库题目总数：293 第一章 单选题

1、控制器、运算器和存储器合起来一般称为（主机）： I/O部件 内存储器 外存储器 主机

2、冯?诺依曼机工作方式的基本特点是（按地址访问并顺序执行指令 ）： 按地址访问并顺序执行指令 精确结果处理

存储器按内部地址访问 自动工作

3、输入、输出设备以及辅助存储器一般统称为（外围设备 ）： I/O系统 外围设备 外存储器 执行部件

4、计算机硬件能直接识别和执行的语言是（机器语言）： 高级语言 汇编语言 机器语言 符号语言 判断题

1

5、若某计算机字代表一条指令或指令的一部分，则称数据字(错)。

6、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字（错）。 7、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。（对） 8、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。（对） 填空题

9、 系统软件包括：服务程序、语言程序、（操作系统） 、数据库管理系统。

10、 计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是（电子管）、（晶体管）、（集成电路）、（大规模集成电路）、（巨大规模集成电路） 五个部分。

11、 计算机系统是一个由硬件和软件组成的多级层次结构，这通常由（微程序级）、（一般机器级）、（操作系统级）、（ 汇编语言级）和（高级语言级）等组成，在每一级上都可以进行（程序设计）。 12、 计算机的软件一般分为（系统软件）和（应用软件）两大部分。

13、 计算机的硬件基本组成包括（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五个部分。 简答题

14、什么是存储容量？什么是单元地址？

存储器所有存储单元的总数称为存储器的存储容量。灭个存储单元都有编号，称为单元地址。 15、什么是外存？简述其功能。

外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。 16、什么是内存？简述其功能。

内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。。

17、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？

取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。 18、什么是适配器？简述其功能。

适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调的工作。

2

19、什么是CPU？简述其功能。

运算器和控制器合在一起称为中央处理器，简称CPU，它用来控制计算机及进行算术逻辑运算。 20、

冯诺依曼体系结构要点

二进制；存储程序顺序执行；硬件由运算器、控制器、存储器、输入设备、输出设备组成。 第二章 单选题

1、下列数中最小的数为（c）： 101001B 52Q 29D 233H

2、一个8位二进制整数，采用补码表示，且由3个“1”和5个“0”组成，则其最小值是（c）： -127 -32 -125 -3

3、若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（b）码： 原 补 反 移

4、某数在计算机中用8421BCD码表示为0111 1000 1001，其真值是：(a) 789D 789H 1887D

3

11110001001B

5、float型数据通常用IEEE754单精度浮点数格式表示.若编译器将float型变量x分配在一个32位浮点寄存器FR!

中,且x=-8.25, 则FR1的内容是(a ) C1040000H C2420000H C1840000H C1C20000H

6、不属于ALU的部件有( d) 加法器或乘法器 移位器 逻辑运算部件 指令寄存器

7、处理器中的ALU采用(b )来实现 时序电路 组合逻辑电路 控制电路 模拟电路

8、当且仅当( a)发生时, 称为浮点数溢出(上溢) 阶码上溢 尾数上溢

尾数与阶码同时上溢 尾数或阶码上溢

9、某浮点数采用IEEE754单精度格式表示为C5100000H,则该数的值是(b)(注:选项中[ ]内的值为上标)

4

-1.125*2[10] -1.125*2[11] -0.125*2[10] -0.125*2[11]

10、在C程序中,int类型的变量x的值为-1088。程序执行时，x先被存放在16位的寄存器R1中，然后被算术右移4位。则此时R1 中的内容以16进制表示是（b） FBC0H FFBCH 0FBCH 87BCH

11、补码表示的8位二进制定点小数所能表示数值的范围是(b) -0.1111111B~0.1111111B -1.0000000B~0.1111111B -0.1111111B~1.0000000B -1.0000000B~1.0000000B 12、下列数中最大的是(a) 10000000B 125O

10000110(BCD码) 55H

13、某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为：(b) +（1 -2-32 ） +（1 -2-31 ） 2-32

5

2-31

14、若浮点数尾数用补码表示，则判断运算结果是否为规格化数的方法是：(c) 阶符与数符相同为规格化数

阶符与数符相异为规格化数

数符与尾数小数点后第一位数字相异为规格化数 数符与尾数小数点后第一位数字相同为规格化数 15、算术 / 逻辑运算单元74181ALU可完成： (c) 16种算术运算功能 16种逻辑运算功能

16种算术运算功能和16种逻辑运算功能 4位乘法运算和除法运算功能 判断题

16、ASCII码即美国国家信息交换标准代码。标准ASCII码占9位二进制位，共表示512种字符。（错） 17、引入浮点数的目的是在位数有限的前提下，扩大数值表示的范围。（对） 18、机器码是信息在计算机中的二进制表示形式。（对） 填空题

19、 设有七位二进制信息码 0110101，则低位增设偶校验码后的代码为（01101010）。 20、 两个BCD码相加，当结果大于9时，修正的方法是将结果（加6），并产生进位输出。

21、 浮点运算器由（阶码运算器）和（尾数运算器）组成，它们都是（定点）运算器。只要求能执行（阶码运算器）运算，而（加法和减法）要求能进行（位数运算器）运算。

22、 现代计算机的运算器一般通过总线结构来组织。按其总线数不同，大体有（单总线结构）、（双总线结构）和（三总线结构）三种形式。

23、 提高加法器运算速度的关键是（降低进位信号的传播时间）。先行进位的含义是（低有效位的进位信号可以直接向最高位传递）。

24、 对阶时，使（小）阶向（大）阶看齐，使（小）阶的尾数向（右）移位，每（右）移一位，其阶码加一，直到两数的阶码相等为止。

6

25、 在进行浮点加法运算时，需要完成为（0操作数检查）、（阶码加/减操作）、（尾数乘/除操作）、（结果规格化）、（舍入处理）和（确定积的符号）等步骤。

26、 按IEEE754规范，一个浮点数由（符号位S）、（阶码E）、（尾数M）三个域组成，其中的值等于指数的加上一个固定。

27、 移码表示法主要用于表示（浮点数）的阶码E，以利于比较两个（指数）的大小 和（对阶）操作。

28、 （26H或63H）异或135O的值为（58D）。

29、 为了提高运算器的速度，可以采用（先行）进位、（阵列）乘除法、流水线等并行 措施。

30、 设机器数字长为8位(含1符号位)，若机器数为81H(十六进制)，当它分别代表原码、 补码、反码和移码时，等价的十进制整数分别为（-1）、（-127）、（-126）和（1） 计算题

31、X的补码为：10101101，用负权的概念计算X的真值。 X=1*+1*+1*+1*+1*+=-83 32、

已知A=2[-101]×(-0.1010000)，B=2[-100]×0.1110110，按浮点运算方法计算A+B. (方括号内是阶码) 11100;00.1001110

33、设浮点数字长16位，其中阶码4位（含1位阶符），尾数12位（含1位数符），将51/1 28转换成二进制规格化浮点数（要求阶码采用移码，尾数采用补码，二进制表示）。并给出 此浮点数格式的规格数表示范围。 正确答案：0，111；0.11001100000 正数 2[-9]~2[7]*(1-2[-11]) 负数

34、设阶为5位(包括2位阶符), 尾数为8位(包括2位数符), 阶码、尾数均用补码表示, 完

7

成下列取值的[X+Y]，[X-Y]运算：（1）X=2-011×0.100101 Y=2-010×(-0.0111 10)

1）将y规格化得：y=×(-0.111100) [x]浮=1101，00.100101[y]浮=1101， 11.000100[-y]浮=1101，00.111100 ①对阶 [ΔE]补=[Ex]补+[-Ey]补 =1101+0011=0000 ∴Ex=Ey ②尾数相加 相加 相减 00.100101 00.100101

+11.000100 +00.111100 ------------ -------------- 11.101001 01.100001 [x+y] 浮=1101,11.101001 左规[x+y]浮=1100,11.010010 ∴x+y=×(-0.101110) [x-y]浮=1101,01.100001 右规[x-y]浮=1110,00.1100001 舍入处理得[x-y]浮=1110,00.110001 ∴x-y=×0.110001

35、已知X和Y, 用变形补码计算X-Y, 同时指出运算结果是否溢出。 (1) X=0.11011 Y= -0.11111 (2) X=0.10111 Y=0.11011 (3) X=0.11011 Y=-0.10011 解：（1）先写出x和y的变形补码，再计算它们的差 [x]补=00.11011[y]补 =11.00001[-y]补=00.11111 [x-y]补=[x]补+[-y]补

=00.11011+00.11111=01.11010 ∵运算结果双符号不相等∴为正溢出 X-Y=+1.1101B （2）先写出x和y的变形补码，再计算它们的差 [x]补

=00.10111[y]补=00.11011[-y]补=11.00101 [x-y]补

=00.10111+11.00101=11.11100 ∴x-y=-0.001B无溢出 （3）先写出x 和y的变形补码，再计算它们的差 [x]补=00.11011[y]补=11.01101[-y]补 =00.10011 [x-y]补=[x]补+[-y]补=00.11011+00.10011=01.01110 ∵运算结果双符号不相等∴为正溢出 X-Y=+1.0111B

36、已知X和Y, 用变形补码计算X+Y, 同时指出运算结果是否溢出。（1）X=0.11011 Y=0.00011 （2）X= 0.11011 Y= -0.10101 （3）X=-0.10110 Y=-0.00001

解：（1）先写出x和y的变形补码再计算它们的和 [x]补=00.11011[y]补=00.00011 [x+y]补=[x]补+[y]补=00.11011+00.00011=0.11110 ∴x+y=0.1111B无溢出。 （2）

8

先写出x和y的变形补码再计算它们的和 [x]补=00.11011[y]补=11.01011 [x+y]补=[x]补+[y]补=00.11011+11.01011=00.00110 ∴x+y=0.0011B无溢出。 （3）先写出x和y的变形补码再计算它们的和 [x]补=11.01010[y]补

=11.11111 [x+y]补=[x]补+[y]补=11.01010+11.11111=11.01001 ∴x+y=-0.10111B无溢出 37、写出十进制数 -5的IEEE754编码。 写出十进制数 -5的IEEE754编码 简答题

38、某加法器进位链小组信号为C4C3C2C1 ，低位来的信号为C0 ，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。（1） 串行进位方式 （2） 并行进位方式

解：（1）串行进位方式： C1=G1+P1C0其中：G1=A1B1，P1=A1⊕B1 C2=G2+P2C1 G2=A2B2，P2=A2⊕B2 C3=G3+P3C2 G3=A3B3，

P3=A3⊕B3 C4=G4+P4C3 G4=A4B4，P4=A4⊕B4 (2)并行进位方式： C1=G1+P1C0 C2=G2+P2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0

C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 其中G1-G4，P1-P4表达式与串行进位方式相同。 39、什么是奇偶校验码？

奇偶校验码用于检验信息在传输、存储和处理过程中出现的错误。奇偶校验码只是一种最简单的检错码，只能检错不能纠错，且仅能检出奇数个错误。 40、简述计算机中采用二进制代码的优点。

（1）技术上容易实现； （2）运算规则简单； （3）可借助于逻辑代数来分析、研究； （4）与其它进制的转换容易。 第三章 单选题

1、下面说法正确的是C

半导体RAM信息可读可写，且断电后仍能保持记忆

半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的

9

静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失 ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失 2、存储单元是指：C

存放一个二进制信息位的存储元 存放一个机器字的所有存储元集合 存放一个字节的所有存储元集合 存放两个字节的所有存储元集合 3、采用虚拟存储器的主要目的是B 提高主存储器的存取速度

扩大存储器空间，并能进行自动管理 提高外存储器的存取速度 扩大外存储器的存储空间

4、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为：D 64，16 16，64 64，8 16，16

5、计算机系统中的存贮器系统是指：d RAM存贮器 ROM存贮器 主存贮器

内存贮器和外存贮器

6、交叉存储器实质上是一种（a）存储器，它能执行独立的读写操作 多模块，并行 多模块，串行

10

(SP)-1－〉SP, (MSP)－〉A (MSP)－〉A, (SP)-1－〉SP

3、变址寻址方式中，操作数的有效地址等于：C 基值寄存器内容加上形式地址（位移量） 堆栈指示器内容加上形式地址（位移量） 变址寄存器内容加上形式地址（位移量） 程序记数器内容加上形式地址（位移量）

4、从以下有关RISC的描述中，选择最合适的答案。 C

采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。

为了实现兼容，新设计的RISC??是从原来CISC系统的指令系统中挑选一部分实现的。 RISC的主要目标是减少指令数，提高指令执行效率。 RISC设有乘、除法指令和浮点运算指令。 5、指令系统中采用不寻址方式的目的主要是(B ) 实现存储程序和程序控制

缩短指令长度，扩大寻址空间，提高编程灵活性 可以直接访问外存

提供扩展操作码的可能并降低指令译码难度

6、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个经常需采( C) 堆栈寻址方式 立即寻址方式 隐含寻址方式 间接寻址方式

7、寄存器间接寻址方式中，操作数处在( A) 通用寄存器

16

堆栈 主存储器 程序计数器

8、指令的寻址方式有顺序和跳跃两种，采用跳跃寻址方式，可以实现(D) 堆栈寻址 程序的条件转移 程序的无条件转移

程序的条件转移或无条件转移 判断题

9、引入操作数寻址方式目的有：缩短指令长度、扩大寻址范围、提高编程灵活性等。 对 10、指令系统指一台计算机中所有机器指令的集合，是表征计算机性能的重要因素。 对 填空题

11、 一个较完善的指令系统应包含：(数据传送)类指令，（算术运算）类指令，（逻辑运算）类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令等。

12、 根据操作数所在位置，指出其寻址方式（填空）：（1）操作数在寄存器中，为（寄存器直接）寻址方式。（2）操作数地址在寄存器，为（寄存器间接）寻址方式。（3）操

作数在指令中，为（立即）寻址方式。（4）操作数地址（主存）在指令中，为（直接）寻址方式（5）操作数的地址，为某一寄存器内容与位移量之和可以是（相对）、（基址）、（变址）寻址方式。

13、 指令寻址方式主要有（（顺序寻址方式）实现指令逐条顺序执行，PC+1->PC）和（（跳跃寻址方式）实现程序转移）。

14、 从计算机指令系统的角度看当前的计算机指令系统结构分为两大类：（复杂指令集计算机） 、（精简指令集计算机）。

15、 地址码表示（操作数的地址）。以其数量为依据，可以将指令分为（零地址指令）、和（一地址指令）（二地址指令）（三地址指令）（多地址指令）等几种。

16、 二地址指令中，操作数的物理位置有三种型式，分别是（寄存器-寄存器（RR））型、（寄存器-存储器（RS））型和（存储器-存储器(ss））型。

17

17、 堆栈是一种特殊的（数据）寻址方式，它采用（先进后出）原理。按结构不同分为（寄存器）堆栈和（存储器）堆栈。

18、 形成操作数地址的方式，称为（数据寻址）方式。操作数可以放在（专用）寄存器、（通用）寄存器、和指令中。

19、 形成指令地址的方式，称为（指令寻址）方式，有（顺序）寻址和（跳跃）寻址两种。 20、 指令字长度分为（单字长）、（半字长）、（双字长）三种形式。

21、 指令格式是指令用（二进制代码）和表示的结构形式，指令格式由（操作码）字段和（地址码）两字段组成。

22、 指令系统是表征一台计算机（性能）的重要因素，它的（格式）和（功能）不仅直接影响到机器的硬件结构，也影响到（系统软件）。 计算题

23、设某计算机数据线、地址线均是8位，有一条相对寻址的无条件转移指令存于内存的20H单元中，指令给出的位移量D=00010101B，该指令占用2个字节，试计算：1）取该指令时PC的内容；2）该指令执行结束时PC的内容。 由题： （1）PC=20H

（2）Pc=PC+D+2=20H+2+00010101B=37H 简答题 24、

指令格式结构如下所示，试分析指令格式及寻址方式特点。 31 25 2 4 23? 20 19 0

1.操作码：顶长操作码，可表示128条指令；

操作数：双操作数，可构成RS或SS型指令，有直接、寄存器、寄存器间接寻址方式。访存范围1M，可表示16个寄存器

25、说明RISC指令系统的主要特点。

18

指令条数少，指令长度固定，指令格式、寻址方式种类少，只有取数/存数指令访问存储器。 26、一个比较完善的指令系统应该包括哪几类指令？

数据传送指令，算术运算指令，逻辑运算指令，程序控制指令，输入/输出指令，堆栈指令，字符串指令，特权指令。 应用题

27、一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1 为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。 第五章 a单选题

1、一般机器周期的时间是根据（A ）来规定的。 主存中读取一个指令字的时间 主存中读取一个数据字的时间 主存中写入一个数据字的时间 主存中读取一个数据字的时间

2、存放微程序的控制存储器称为：（B） 高速缓冲存储器 控制存储器 虚拟存储器 主存储器

3、以下叙述中正确描述的句子是： (A)

同一个CPU周期中，可以并行执行的微操作叫相容性微操作 同一个CPU周期中，可以并行执行的微操作叫相交性微操作 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 同一个CPU周期中，可以并行执行的微操作叫排他性微操作

19

4、计算机操作的最小时间单位是：(A) 时钟周期 指令周期 CPU周期 微指令周期

5、下列部件中不属于控制器的是：(D) IR 操作控制器 PC PSW

6、同步控制是:(C) 只适用于CPU控制的方式 只适用于外围设备控制的方式 由统一时序信号控制的方式 所有指令执行时间都相同的方式

7、在CPU中跟踪指令后继地址的寄存器是：(B) MAR PC IR PSW 判断题

8、指令流水线中主要存在三种相关冲突：资源相关、数据相关及控制相关。对 9、并发性指两个或两个以上事件在同一时间间隔内发生。对

10、硬布线控制器的缺点：增加了到控存中读取微指令的时间，执行速度慢。错 11、微程序控制器的优点：规整性、灵活性、可维护性强。对

12、微操作是执行部件接受微命令后所进行的操作，是计算机硬件结构中最基本的操作对

13、微命令指控制部件通过控制线向执行部件发出的各种控制命令，是构成控制信号序列的最小单位。对

20

14、时钟周期是CPU处理操作的最大时间单位。错

15、微程序控制器属于存储逻辑型，以微程序解释执行机器指令，采用存储逻辑技术实对 16、地址寄存器用于存放当前执行的指令码，供进行指令译码。错 17、程序计数器用于存放CPU正在执行的指令的地址。错 18、指令寄存器用于保存当前CPU所要访问的内存单元的地址。错 填空题

19、 请在括号内填入适当答案。在CPU中： (1) 保存当前正在执行的指令的寄存器是；（指令寄存器IR） (2) 保存当前正要执行的指令地址的寄存器是（程序计数器PC）； (3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。

20、 硬布线器的设计方法是：先画出（指令）流程图，再利用写出（布尔（逻辑）代数）综合逻辑表达式，然后用（门电路和触发器）等器件实现。

21、 微程序控制器由（控制存储器）、（微指令寄存器 ）、（地址转移逻辑）三大部分组成，其中（控制存储器）是ROM存储器，用来存放（微程序）。

22、 流水CPU中的主要问题是：（资源）相关、（数据）相关和（控制）相关。

23、 并行处理技术主要有三种形式：（时间）并行、（空间）并行和（时间及空间）并行。

24、 微程序设计技术是利用（软件）方法设计（控制器）的一门技术，具有规整性、（灵活性）、可维护性等一系列优点。

25、 微指令格式中，微指令的编码通常采用以下三种方式：（直接表示法）、（编码表示法）和（混合表示法）。

26、 由于数据通路之间的结构关系，微操作可分为（相容性）和（相斥性）两种。

27、 在程序执行过程中，控制器控制计算机的运行总是处于（取指令）、分析指令和（执行指令）的循环当中。

28、 CPU从主存取出一条指令并执行该指令的时间叫（指令周期），它常用若干个（机器周期）来表示，而后者又包含若干个（时钟周期）。

29、 CPU的四个主要功能是（指令控制）、（操作控制）、（ 时间控制）和（数据加工）。 30、 目前的CPU包括（控制器）、（运算器）和CACHE。 计算题

21

31、在流水线浮点加法器中，假设有取指、译码、执行和回写四个过程段，每个过程段所需要的时间分别为：T1=60ns，T2=50ns，T3=90ns，T4=80ns，试计算该加法器的加速比是多少。

正确答案：该流水线时钟周期至少为T=90ns，若采用非流水方式进行，则其所需要的时间为T1+T2+T3+T4=60+50+90+80=280ns，因此加速比=280/90≈3.1。 简答题

32、简述CPU基本功能 正确答案：解：

(1)指令控制：程序的顺序控制，称为指令控制。

(2)操作控制：管理并产生每条指令的操作控制信号，并把操作控制信号送往相应的部件，从而控制这些部件按指令的要求进行动作。

(3)时间控制：对各种操作实施时间上的定时，称为时间控制。 (4)数据加工：对数据进行算术运算和逻辑运算处理。 33、简述什么是微指令？

每个微周期的操作所需的控制命令构成一条微指令。微指令包含了若干微命令信息。 34、简述什么是微命令？

微命令指控制部件通过控制线向执行部件发出的各种控制命令，是构成控制信号序列的最小单位。 35、简述什么是指令周期？

指令周期是指取出并执行一条指令的时间。它由若干个CPU周期组成。 36、简述什么是微程序控制器？

微程序控制器是采用微程序方式构成的控制器，以若干有序微指令组成的微程序解释执行一条机器指令。它由控制存储器、微指令寄存器、地址转移逻辑等构成。 37、解释机器指令和微指令的关系。

机器指令是控制计算机完成一个基本操作的命令；微指令则是控制部件中一组实现一定操作功能的微命令的组合。在微程序控制器中，一条机器指令需要由一组微指令组成的微程序来完成，即微程序完成对机器指令的解释执行。因此，一条机器指令对应多条微指令。 38、计算机内有哪两股信息在流动？如何区分它们？

22

一股是控制信息，即操作命令，其发源地是控制器，流向各个部件，形成指令流；一股是数据信息，它受控制信息的控制，从一个部件流向另一个部件，形成数据流。一般地，取指周期从内存读出的信息流是指令流，流向控制器；而执行周期从内存读出或向内存写入的信息流是数据流，在内存和运算器之间交互。 应用题

39、流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。判断以下三组指令各存在哪种类型的数据相关。

(1) I1 LAD R1，A ； M（A）→R1，M（A）是存储器单元 I2 ADD R2，R1 ；（R2）+（R1）→R2 (2) I3 ADD R3，R4 ；（R3）+（R4）→R3 I4 MUL R4，R5 ；（R4）×（R5）→ R4

(3) I5 LAD R6，B ； M（B）→R6，M（B）是存储器单元 I6 MUL R6，R7 ；（R6）×（R7）→ R6 正确答案：解：

（1）写后读（RAW）相关；

（2）读后写（WAR）相关，但不会引起相关冲突； （3）写后读（RAW）相关、写后写（WAW）相关

40、今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。 请问：

（1）流水线的操作周期应设计为多少？

（2）若相邻两条??令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。 （3）如果在硬件设计上加以改进，至少需推迟多少时间？ 查看答案 正确答案：解：

(1)流水线的操作时钟周期t应按四步操作中最长时间来考虑,所以t=100ns； (2)两条指令发生数据相关冲突情况：:

23

ADDR1,R2,R3;R2+R3→R1 SUBR4,R1,R5;R1-R5→R4

两条指令在流水线中执行情况如下表所示:

ADD指令在时钟4时才将结果写入寄存器R1中,但SUB指令在时钟3时就需读寄存器R1了，显然发生数据相关，不能读到所需数据，只能等待。 如果硬件上不采取措施,第2条指令SUB至少应推迟2个操作时钟周期，即t=2×100ns=200ns；

(3)如果硬件上加以改进(采取旁路技术),这样只需推迟1个操作时钟周期就能得到所需数据，即t=100ns。 41、已知某机采用微程序控制方式，其控制存储器容量为：512×48(位)。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。 请问:

（1）微指令中的三个字段分别应为多少位？

（2）画出围绕这种微指令格式的微程序控制器逻辑框图。

正确答案：解：（l）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位；又因为控存容量为512单元，所以下地址字段为9位。 微命令字段则是： （48－4－9）=35位。

（2）对应上述微指令格式的微程序控制器逻辑框图如下图所示。

其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出用于控制修改微地址寄存器的适当位数，从而实现微程序的分支转移（此例微指令的后继地址采用断定方式）。

42、某机有8条微指令I1-I8，每条微指令所包含的微命令控制信号如下表所示。

正确答案：a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段为8位，请安排微指 令的控制字段格式。解：经分析，（e,f,h）和（b,i,j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a,c,d,g四个微命令信号可进行直接控制，其整个控制字段组成如下： 43、假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。

解：微指令条数为：（4-1）×80+1=241条 取控存容量为：256×32位=1KB

44、参见下图的数据通路，画出取数指令\（R3），RO\的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。

24

解：\（R3），RO\指令是一条取数指令，其指令周期流程图如下图所示：

45、参见下图的数据通路。画出存数指令\，(R2)\的指令周期流程图，其含义是 将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信号序列。 正确答案：解：\，(R2)\指令是一条存数指令，其指令周期流程图如下图所示： 46、设运算器结构如下图所示，IR为指令寄存器，R1～R3是三个通用寄存器，其中任何

一个都可以作为源寄存器或目标寄存器，A和B是三选一多路开关，通路的选择分别由AS0、AS1和BS0、BS1控制，S1、S2是ALU的操作性质控制器：当S1S2=00时，ALU输出B；=01时输出A+B；=10时输出A-B；=11时输出?B。另有三条机器指令：MOV（从源寄存器传送一个数到目标寄存器）、ADD（源寄存器内容于目标寄存器内容相加后送目标寄存器）和COM（源寄存器内容取反后送目标寄存器）。假设控存CM仅有16个单元，且只考虑运算器数据通路的控制，请设计微指令格式。 微指令参考格式如下：

AS1 AS0 BS1 BS0 S2 S1 +1 ALU-BUS LDIR LDR1 LDR2 LDR3 P1 P2 μA3-μA3 位

号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15-18

47、流水线中有写后读、读后写和写后写三种数据相关冲突，试判断下面指令存在哪种类型的数据相关。 I1：ADD R1，R2，R3 ；R2+R3 -> R1 I2：SUB R4，R1，R5 ；R1-R5 -> R4

在I2指令进入流水线时，可能出现在I1指令写入R1前就读出R1内容，发生了写后读相关。已知CPU结构如下图所示，其中包括一个累加器AC、一个状态寄存器和其他几个寄存器。各部分之间的连线表示数据通路，箭头表示信息传递方向。试完成以下工作：①写出图中四个寄存器A、B、C、D的名称和作用；②简述完成指令ADD Y的数据通路（Y为存储单元地址，本指令功能为(AC)+(Y)→AC）。 解答：

A-数据缓冲寄存器DR、 B-指令寄存器IR、 C-主存地址寄存器AR、 D-程序计数器PC。

操作的数据通路为：PC→AR→MM→DR→IR→Y→AR（MAR）→MM→DR（MDR）→ALU→ADD（控制信号）→AC

25

第六章 a单选题

1、在集中式总线仲裁中，（A ）方式对电路故障最敏感。 菊花链方式 独立请求方式 分布式

计数器定时查询方式

2、计算机使用总线结构的主要优点是便于实现积木化，同时：(C) 减少了信息传输量 提高了信息传输的速度 减少了信息传输线的条数 加重了CPU的工作量

3、系统总线中地址线的功能是：(D) 选择主存单元地址 选择进行信息传输的设备 选择外存地址

指定主存和I/O设备接口电路的地址

4、采用串行接口进行7位ASCII码传送，带有1位奇校验位，l位起始位和1位停止位,当传输率为9600波特时，字符传送速率为：(A) 960 873. 1372 480

5、同步通信之所以比异步通信具有较高的传输速率，是因为：(D)

26

同步通信不需要应答信号且总线长度比较短 同步通信用一个公共的时钟信号进行同步 同步通信中，各部件存取时间比较接近 以上各项因素的综合结果

6、在集中式总线仲裁中，（ B）方式响应时间最快。 链式查询 独立请求 计数器定时查询 分布

7、计算机系统的输入输出接口是( C)之间的交接界面。 CPU与存储器 存储器与外围设备 主机与外围设备 CPU与系统总线

8、在计数器定时查询方式下，每次计数从0开始，则(A) 设备号小的优先级高 设备号大的优先级高 每个设备使用总线的机会相同 以上都不对

9、在集中式总线仲裁中，(B)方式相应最快。 链式查询 独立请求 计数器定时查询 不能确定

27

10、系统总线是指(D)

运算器、控制器、寄存器之间的连接部件 运算器、寄存器、主存之间的连接部件 运算器、寄存器、外围设备之间的连接部件 CPU、主存、外围设备之间的连接部件 判断题

11、波特是信号传输速度的单位，波特率等于每秒内线路状态的改变次数。1200波特率即指信号能在1秒钟内改变1200次值。对

12、分时传送即指总线复用或是共享总线的部件分时使用总线。对

13、实现高速CPU与低速外设之间工作速度上的匹配和同步是计算机接口的主要功能之一。对

14、总线带宽是衡量总线性能的重要指标，它定义了总线本身所能达到的最高传输速率（但实际带宽会受到限制）。对 填空题

15、 在总线上，由一个主方向多个从方进行写操作称为(广播)；多个从方的数据在总线上完成AND或OR操作称为（广集）。

16、 单处理器系统中的总线可以分为三类，CPU内部连接各寄存器及运算部件之间的总线称为（内部总线）；中、低速I/O设备之间互相连接的总线称为（I/O总线）；同一台计算机系统内的高速功能部件之间相互连接的总线称为（系统总线）。

17、 按照总线仲裁电路的位置不同，总线仲裁分为(集中)式仲裁和(分布)式仲裁。

18、 在单机系统中，三总线结构的计算机的总线系统由 （系统总线）、（内存总线）和（I/O总线）等组成。

19、 目前的CPU包括（控制器）、（运算器）和CACHE。

20、 在一个16位的总线系统中，若时钟频率是100MHz，总线的周期为5个时钟周期，则总线带宽是（40MB/S） 简答题

21、简述常见的总线仲裁方式。 1）集中式仲裁方式：

28

①链式查询方式； ②计数器定时查询方式； ③独立请求方式； （2）分布式仲裁方式。

22、简述波特率和比特率的区别。

波特是信号传输速度的单位，波特率等于每秒内线路状态的改变次数。 标准波特率有：1200、2400、4800、9600、19200等， 1200波特率即指信号能在1秒钟内改变1200次值。

二进制系统中，信息的最小单位是比特，仅当每个信号元素代表一比特信息时，波特率才等于比特率。 23、简述接口的典型功能。

接口通常具有：控制、缓冲、状态、转换、整理、程序中断等功能。 24、简述总线特性包括哪4个方面。

物理特性：描述总线的物理连接方式（电缆式、主板式、背板式）； 功能特性：描述总线中每一根线的功能； 电气特性：定义每一根线上信号的传递方向、传递方式（单端方式或差分方式等），以及有效电平范围； 时间特性：定义了总线上各信号的时序关系。 应用题

25、设某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于五个总线时钟周期，总线时钟频率为60MHz，求总线带宽等于多少？ 总线带宽=8B×60×106/5=96MB/s

26、设在异步串行传输系统中，每秒可传输20个数据帧，一个数据帧包含一个起始位，7个数据位，一个奇校验位，一个结束位，试计算其波特率和比特率。 波特率=（1+7+1+1）×20=200波特， 比特率=20×7=140b/s

27、某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个总线 时钟周期，总线时钟频率为70MHZ ，求总线带宽是多少？

29

设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示， 根据定义可得：

Dr＝T/D=D×1/ｆ＝8B×70×106/s=560MB/

28、用异步通信方式传送字符\和\，数据有7位，偶校验1 位。起始位1位, 停止位l位，请分别画出波形图。 解：

字符A的ASCII码为41H=1000001B； 字符8的ASCII码为38H=0111000B； 串行传送波形图为：

注：B：起始位 C：校验位 S：停止位 第七章 单选题

1、计算机的外围设备是指： (D) 输入/输出设备 外存设备 通信设备

除主机外的其他设备

2、下列外存中，属于顺序存取存储器的是： (C) U盘 硬盘 磁带 光盘

3、显示器的颜色数为256色，则刷新存储器每个单元的字长应该为：(B) 256位 8位 7位

30

16位

4、CRT的颜色数为256色，则刷新存储器每个单元的字长应该为：(B) 256位 8位 7位 16位 判断题

5、光盘的优点是存储容量较大、耐用、易保存等。对

6、磁盘的找道时间和等待时间是随机的，所以一般取随机时间。错 7、磁盘的存取时间包括找道时间、等待时间和读写时间。对 8、位密度是指磁道单位长度上能记录的二进制位数。对 9、道密度是指沿磁盘半径方向单位长度上的磁道数。对

10、常见的打印机分为：点阵针式打印机、激光打印机、喷墨打印机。对

11、灰度级指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同。灰度级越高，图像层次越清楚逼真。对

12、分辨率指显示器所能表示的像素个数，像素越密，分辨率越高，图像越模糊。错 填空题 13、 显示设备工作时，为了不断提供刷新图像的信号，必须把帧图像信息存储在(刷新)存储器中。 14、 按读写性质划分，光盘可以分为(只读)型光盘、(一次)型光盘和(重写)型光盘三种。 15、 磁盘上访问信息的最小物理单位是(记录块)。

16、 汉字在输入时采用(汉字输入编码)，在存储时采用(汉字机内码)，在显示或打印时采用(汉字字模编码)。

17、 显示器上构成图像的最小单元或图象中的一个点称为(像素)，磁盘记录面上的一系列同心圆称为(磁道)。 计算题

18、设某硬盘有20个磁头，1024个柱面，每柱面46个扇区，每扇区可记录512字节。试计算该硬盘的容量。

31

磁盘容量=20×46×1024×512B=460MB

19、某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHZ ，求总线带宽是多少？

设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示， 根据定义可得：

Dr＝T/D=D×1/ｆ＝8B×70×106/s=560MB/

20、某显示器的分辨率为800×600，灰度级为256色，试计算为达到这一显示效果需要多少字节？ 所需字节数为：256色即28，每像素占8位=1字节，则800×600×B=480000B

21、设显示器分辨率为1024×768，颜色深度3B，帧频为72Hz，计算刷新屏幕时存储器带宽是多少？ 所需带宽=1024×768×3B×72/s=768K×216B=162MB/s 简答题

22、说明外围设备有哪几种类型。

输入设备、输出设备、外存设备、数据通信设备、过程控制设备 23、说明磁盘找道时间和等待时间的含义。

磁盘找道时间是指磁头移动到信息所在磁道所需要的时间，一般是一个平均时间值。等待时间是指磁头等待当前磁道上对应扇区的信息到达磁头下的时间，也一般是个平均时间值。 应用题

24、某磁盘存贮器转速为3000转 / 分，共有4个记录面，每毫米5道，每道记录信息为12288字节，最小磁道直径为230mm，共有275道。问：（1） 磁盘存贮器的容量是多少？

（2） 最高位密度与最低位密度是多少？（3） 磁盘数据传输率是多少？（4） 平均等待时间是多少？ 解： （1）每道记录信息容量=12288字节 每个记录面信息容量=275×12288字节 共有4个记录面，所以磁盘存储器总容量为： 4×275×12288字节=13516800字节 （2）最高位密度D1按最小磁道半径R1计算（R1=115mm）： D1=12288字节/2πR1=17字节/mm 最低位密度D2按最大磁道半径R2计算： R2=R1+（275÷5）=115+55=170mm D2=12288字节/2πR2=11.5字节/mm

（3）磁盘传输率C=r·N r=3000/60=50周/秒 N=12288字节（信道信息容量） C=r·N=50×12288=614400字节/秒 （4）平均等待时间=1/2r=1/(2×50)=10毫秒 第八章 单选题

1、采用DMA方式传送数据时，每传送一个数据就要占用一个（ C）的时间。

32

指令周期 B. 机器周期 C. 存储周期 D. 总线周期

2、在中断响应过程中，（C ）操作可以通过执行程序实现。 关中断 保护断点 保护现场 读取中断向量

3、下列陈述中正确的是： (D) 在DMA周期内，CPU不能执行程序

中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来 DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期 输入输出操作的最终目的是要实现CPU与外设之间的数据传输 4、中断向量地址是：(C) 子程序入口地址 中断服务程序入口地址 中断服务程序入口地址指示器

5、在关中断状态，不可响应的中断是： (A) 可屏蔽中断 硬件中断 软件中断 不可屏蔽中断

6、为了便于实现多级中断，保存现场信息最有效的方法是采用：(B) 通用寄存器 堆栈 存储器

33

外存

7、采用DMA方式传递数据时，每传送一个数据就要占用一个时间。(D) 指令周期 时钟周期 机器周期 存储周期 判断题

8、中断处理过程为：中断请求→中断源识别判优→中断响应→中断处理→中断返回。对 9、DMA控制器即采用DMA方式的外设与系统总线之间的接口电路。对

10、CPU将部分权力下放给通道，由通道实现对外设的统一管理，并负责外设与内存间的数据传送。对 11、为相互兼容，方便系统扩展，采用了通用I/O标准接口。对 填空题

12、 DMA技术的出现使得高速外围设备可通过DMA控制器直接访问（内存储器） 。

13、 PC系统有两类中断源：①由CPU外部的硬件信号引发的称为（外部中断），它分为（可屏蔽）中断和（不可屏蔽）中断；②由指令引发的称为（异常），其中一种是执行引发的（软件中断指令），另一种是引发的（出错或故障）。

14、 常用的外围设备的I/O控制方式有：（程序查询方式）、（程序中断方式 ）、（直接内存访问（DMA）方式）、（通道方式 ）、（外围处理机方式）。 简答题

15、什么是中断嵌套？

每一个中断源有一个优先权，一般来说，优先权高的中断级可以打断优先权低的中断服务程序，以程序嵌套方式进行工作。 16、什么是中断？

计算机在执行正常程序的过程中，出现某些异常事件或某种请求时，处理机暂停执行当前程序，转而执行更紧急的程序，并在执行结束后，自动恢复执行原先程序的过程。 17、说明外围设备的I/O控制方式分类及特点。

34

1.主要有： 1)程序查询方式：CPU和操作和外围设备的操作能够同步，且硬件结构比较简单。 2)程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即响应，节省CPU的时间开销，但其硬件结构要稍微复杂一些 3)直接内存访问（DMA）方式：数据传送速度很高，传送速率仅仅受到内存访问时间的限制。需要更多硬件，适用于内存和高速外设之间大批数据交换的场合。 4)通道方式：可实现对外设的统一管理和外设与内存之间的数据传送，显著提高CPU的工作效率 外围处理机方式：时通道方式的进一步发展，基本上独立于主机工作，结构更接近于一般处理机 18、一次中断过程大致可以分为哪些过程？

主要有： 1)中断申请 2)排队判优 3)中断响应 4)中断处理。包括现场保护，中断服务程序执行等 5)中断返回 应用题

19、如下图，当CPU对设备B的中断请求进行服务时，如设备A提出请求，CPU能够响应中断吗？为什么？如果设备B一提出请求总能立即得到服务，问怎样调整才能满足此要求？

解：（1）CPU不能响应中断 （2）因为同级中断不能嵌套，而A、B设备属于同级中断 （3）如果想要设备B一提出请求即能得到服务，则应该使设备B为最高优先级，这里可将设备 B单独接至3级IR，处于最高优先级。

35

本文来源：https://www.bwwdw.com/article/tz2p.html