北京邮电大学微机原理复习资料有特色非全面的总结整理 - 图文

北京邮电大学微机原理复习资料有特色非全面的总结整理

by warmbupt@gmail.com

1．CPU读／写存储器的简单过程是：

先由CPU给出要操作的存储单元地址，该地址信号通过地址总线送到存储器的地址译码器译码后，在256个单元中选中对应于该地址的存储单元；

然后CPU通过控制总线发出读或写的控制信号，对该单元读或写。

读出的内容通过数据总线送到CPU的数据寄存器中。要写入的内容则由CPU发出，经数据寄存器通过数据总线写入存储单元。 2．

3．流水线操作方式

CPU在执行一条指令的同时，就可以取出下一条或多条指令并将其送至指令流队列中排队；在执行完一条指令后便可立即执行下一条指令。从而减少了CPU为取指而等待的时间，提高了CPU的利用率，加快了整体运行速度，并且降低了存储器存取速度的要求。

4．若所需的程序、堆栈、数据三者的总存储长度不超过64K，则可在程序开始时使CS、SS和DS三者相等。对于一个程序中要用的数据区超过64K，或要求从两个或多个不同区域存取操作数时，只要在取操作数前用指令给DS重新赋值即可。

5．方向标志DF ( Direction Flag )

若用指令置DF＝1，则引起串操作指令为自动减量指令，即从高地址到低地址处理串；若使DF＝0，则串操作指令为自动增量指令。

5．A19/S6，A18/S5，A17/S4，A16/S3 (Address/Status) 分时复用的地址／状态线。

作地址线用时，A19 ～ A16与 AD15～AD0一起构成访问存储器的20

S4 S3 段 寄 存 器 位物理地址。 当CPU访问I / O 端口时，A19～A16保持为 “0”。

0 0 ES 作状态线用时，S6～S3用来输出状态信息。如： S5用来表示中断标志状

0 1 SS 态线，当IF＝1时，S5置“1”。S6恒保持为“0”。 1 0 CS（I/O、INT） 6．BHE/S7 (Bus High Enable / Status)

1 1 DS 总线高位有效信号。三态输出，低电平有效，用来表示当前高8位数据总

线上的数据有效。读／写存储器或 I / O端口以及中断响应时，BHE用来作选

体信号，与最低位地址码A0配合，表示当前总线使用情况。非数据传送期间，S7输出状态信息。

这样在8086系统中访问存储器可读写一个字节(8位)的信息，也可读写一个字(16位)的信息。需增设总线高位有效信号BHE。BHE有效时，选定奇地址存储体，与A0配合作用，体内地址由A19～A1确定。

7．字节读取 MOV AL ，[3000H] 字读取 MOV AX ，[3000H]

从奇地址开始的数据字，需要两次访问存储器才能读出。为加快程序运行速度，希望访问存储器的字地址为偶地址，从偶地址开始的字称作“对准字”。

8．对比：

/TEST测试信号：由外部输入，低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对TEST进行一次测试，若测试TEST无效，则CPU处于踏步等待状态，直到TEST有效， CPU才继续执行下一条指令。

RESET复位信号：由外部输入，高电平有效，RESET信号至少要保持4个时钟周期，CPU接收到RESET信号后，停止进行操作，并将标志寄存器，段寄存器，指令指针IP和指令队列等复位到初始状态。

9．ALE (Address Latch Enable)

地址锁存允许信号。向外部输出，高电平有效。在最小模式系统中用来作地址锁存器 8282 / 8283的片选信号。

10．HOLD and HLDA

HOLD总线请求信号。由外部输入，高电平有效，在最小模式系统中表示有其它共享总线的处理器向CPU请求使用总线；HLDA总线请求响应信号。向外部输出，高电平有效。CPU一旦测试到有Hold请求时，就在当前总线周期结束时，使HLDA有效，表示响应这一总线请求，并立即让出总线使用权。 CPU中指令执行部件(EU)可继续工作到下一次要求使用总线为止，一直到Hold无效，CPU才将HLDA置成无效，并收回对总线的使用权，继续操作。

11．BIU 总是在T1周期时将存储器的20位物理地址 ( 或16位 I/O端口地址 ) 送上总线，在T2～T4周期期间通过总线进行数据传送。

T1状态：8086把地址放在地址/数据总线上，ALE锁存地址，M/IO和DT/R指明存储器访问或I/O访问，确定数据传送方向。

T2状态：发出RD、WR和DEN信号

T3状态：在T3的前沿采样READY信号，若为低电平，则在T3之后插入Tw（等价于T3）。 T4状态：T4的前沿采样数据总线。然后，所有总线信号变为无效，为下一总线周期做准备。

12． XCHG中CS和IP既不能作为OPRD1，也不能作为OPRD2。

13．查表转换指令：XLAT 转换表名 (即转换表首地址)

其功能是从转换表中查找出一个字节的内容，用其取代AL寄存器中的内容。转换表最长为256个字节，是由用户设计的。执行查表指令前，BX应指向转换表的起点。

AL中的内容被用作查表时索引，查出表中偏移量等于AL中的二进制值的那个单元的内容，并用其取代AL中原来的内容。

例如，数字0～9对应的格雷码为：18H，34H，05H，06H，09H，0AH，0CH，11H，12H， 14H。将转换表列于表2－1中。如果从5号端口输入一位十进制数码，把它变成格雷码再输出到10号端口，则应执行以下几条指令：

MOV BX，OFFSET TABLE；取TABLE的偏移地址送到BX IN AL，5

XLAT ；AL得到表中某值(对应的格雷码) OUT 10，AL

14．LAHF ( Load AH with F1ags )

SAHF ( Store AH into F1ags )操作与LAHF相反。

PUSHF和POPF指令一般用于子程序和中断处理程序的首尾，分别起保存主程序标志和恢复主程序标志的作用。

15．ADC在形式上和功能上都和ADD指令类似，只有一点区别，就是ADC指令被执行时将进位标志CF的值加在和中。ADC指令为实现多字节的加法运算提供了方便。SBB指令在形式上和功能上都和SUB指令类似，只是SBB指令在执行减法运算时，还要减去CF的值。SBB主要用在多字节减法运算中。

16．INC指令影响标志位AF、OF、PF、SF和ZF，但要特别注意，它不影响进位标志CF。一些缺乏经验的程序员常常以为执行INC指令时，由于不断加1而最终会产生进位，在这种想法指导下设计的程序往往进入死循环。

17．如果操作数的值为－128（即16进制数80H）或者 －32768（即16进制数8000H），那么执行求补指令后，结果没有变化，即送回的新的值仍为80H或8000H，但溢出标志OF置1。NEG指令会影响标志位AF、CF、OF、PF、SF和ZF。此指令在执行时，总是使CF为1，只有当操作数为0时，才使CF为0。这是因为NEG指令在执行时，是用0去减某个操作数，自然要产生借位，除非给定的操作数为0，而CF正是表示借位，所以就出现上述情况。

18．比较指令 CMP

首先，如果所比较的两个操作数相等，那么标志位ZF＝1，所以，根据ZF就可以判断两数是否相等。 ① 两个无符号数的比较

如果CF为0，则表示无借位，即被减数大于减数。如果CF为1，则表示有借位，即被减数小于减数。

② 两个有符号数的比较

如果得到溢出标志OF和符号标志SF的值相同 ( 均为1或者均为0 )，则说明被减数比减数大；

如果得到溢出标志OF和符号标志SF的值不同 ( 一个为0，另一个为1 )，则说明被减数比减数小。因此，对于有符号数的比较，要根据OF和SF两者的关系来判断结果。

19．乘法运算指令MUL和IMUL在执行时，会影响标志位CF和OF，但AF、PF、SF和ZF是不确定和无意义的。MUL在执行时手算可以进行移位运算，而IMUL则必须根据补码--十进制数--补码的方式进行计算。例：执行以下指令

MOV AL，0FBH----MOV BH，02H-----IMUL BH

可得到AX＝0FFF6H，即－10，CF＝0，OF＝0。0FBH为－5。

若将IMUL换成MUL，则得到AX＝01F6H，即502，CF＝l，OF＝l。

对MUL指令，当乘积的高半部分不为0，则CF＝1，OF＝1；否则CF＝0，OF＝0。对于IMUL指令，当乘积的高半部分是低半部分的扩展，即高半部分的每位与低半部分的最高位相同时，则CF＝0，OF＝0；否则CF＝l，OF＝1。可见，CF＝1，OF＝1表示高半部分包含有结果的有效数。

20．除法指令，有几点需要指出：

① 除法运算后，标志位AF、CF、OF、PF、SF和ZF都是不确定的，它们或为0，或为1，但都没有意义。

② 用IDIV指令时，如果是一个双字除以一个字，则商的范围为－32768～＋32767；如果是一个字除以一个字节，则商的范围为－128～＋127。如果超出了这个范围，会作为除数为0的情况来处理，产生0号中断。而不是按照通常的想法使溢出标志OF置1。

③ 在对有符号数进行除法运算时，可以得到商为－3，余数为－6。因为8086指令系统中规定余数的符号和被除数的符号相同。

④ 除法运算时，要求用16位除以8位数，或者用32位数除以16位数，当被除数只有8位时，必须将此8位数据放在AL中，并对高8位AH进行扩展。同样，当被除数只有16位，而除数也为16位时，必须将16位被除数放在AX中，并对高16位DX进行扩展。如果在这些情况下，没有对AH或DX进行扩展，那就会得到错误的结果。 对于无符号数相除来说，AH和DX的扩展很简单，只要将这两个寄存器清0就行了。

对于有符号数相除来说，AH和DX的扩展就是低位字节或低位字的符号扩展，即把AL中的最高位扩展到AH的8位中，或者把AX中的最高位扩展到DX的16位中。为此，8086指令系统提供了专用于对有符号数进行符号扩展的指令CBW和CWD。遇到两个字节相除时，要预先执行CBW指令，来产生一个双倍长度的被除数。否则不能正确执行除法操作。遇到两个字相除时，程序中要预先用CWD指令将AX中的被除数扩展成双字，即把AX中的符号扩展到DX中。

21．NOT对标志位没有影响。AND、OR、XOR后标志CF和OF复位，而标志SF、PF、ZF反映操作结果的特征。

22．逻辑移位指令在执行时，实际上是把操作数看成无符号数来进行移位，右移时，最高位添0；

算术移位指令在执行时，则将操作数看成有符号数来进行移位，，右移时保持最高位的值不变，这里的最高位就是符号位。 SAR和SHR的功能不

同。SAR指令在执行时最高位保持不变，因为算术移位指令将最高位看成符号位，而SHR指令在执行时最高位补0。 SHL和SAL这两条指令的功能完全一样，每移一次，最低位补0，最高位进入CF。在左移位数为1的情况下，移位后，如果最高位和CF不同，则溢出标志OF置l，这样，对有符号数来说，可以由此判断移位后的符号和移位前的符号位不同；反过来，如果移位后的最高位和CF相同，则OF为0，这表示移位前后符号位没有变。 如果左移或右移多于1位，那么必须用CL寄存器预先指定所移的位数。 移位指令常用来替代乘除法用。左移一位相当于乘2，右移一位相当于除2。 移位指令在执行时，都会影响标志位CF、OF、PF、SF和ZF。 23．

循环移位指令只影响CF和OF。ROL和RCL指令在执行一次左移后，如果操作数的最高位与CF不等，则OF置1。对有符号数来说，OF为1，就表明循环移位后符号改变了。ROR和RCR指令在执行一次右移后，如果操作数的最高位和次高位不等，则OF置1，表明移位后的数的符号改变了。因此根据OF＝1可以断定数的符号发生了变化。

24．五条串操作指令的共同特点： ①通过加重复前缀来实现串操作。

②可以对字节串进行操作，也可以对字串进行操作。

③所有的串操作指令都用寄存器SI对源操作数进行间接寻址，并且假定是在DS段中；此外，所有的串操作指令都用寄存器DI为目的操作数进行间接寻址，并且假定是在ES段中。串操作指令是唯一的一组源操作数和目的操作数都在存储单元的指令。

④串操作时，地址的修改往往与方向标志DF有关，当DF＝1时，SI和DI作自动减量修改，当DF＝0时，SI和DI作自动增量修改。

25．JMP DWORD PTR [SI]执行后，程序转移到以SI，SI+1两单元内容作为IP，SI+2和SI+3两单元内容作为CS的地方。

CALL DWORD PTR [SI] ；段间间接调用，CS在SI＋2指向的字单元中，IP在SI指向的字单元中。

26．RET n。n 可以是0～0FFFFH中的任一个偶数。这条指令表示从栈顶弹出返回地址以后，再使SP值加上 n。其大小一般是调用子程序前压入堆栈的参数所占字节数，这些参数供子程序用。这条指令可以在返回的同时释放这些单元。

28．空操作指令 NOP。NOP指令使CPU不做任何工作，它不影响任何标志。只是每执行一条NOP指令，耗费3个时钟周期的时间，常用来作延时或取消部分指令。它可以使程序加长或执行速度减慢，还可以方便程序的调试工作。

29．ASSUME语句给出了段名与段寄存器的对应关系，但并没有真正给段寄存器赋值。

32．＄表示汇编程序的汇编地址计数器的当前值。 34．

关系运算符有： 关系运算符比较两个操作数并产生一个逻辑值。如果关系成立，则结EQ — 等于 果为真 ( 0FFFFH )；否则为假( 0000H )。 NE — 不等 由于关系运算符只能产生两个值，因此很少单独使用。一般都同其他LT — 小于 操作结合以构成一个判断表达式。 GT — 大于 LE — 小于等于 GE — 大于等于

35．SEG和OFFSET运算符分别返回一个变量或标号的段地址和偏移地址。 MOV AX，SEG TABLE ；把TABLE的段地址送AX

MOV BX，OFFSET TABLE ；把TABLE的偏移地址送BX，等价于LEA BX TABLE

36．TYPE运算符用于返回变量和标号的类型。对于字节变量返回1，对于字变量返回2，对于双字变量返回4；对于NEAR标号返回值－1 (0FFFFH)，对于FAR标号返回值－2 ( 0FFFEH )。 37．LENGTH和SIZE运算符只对用DUP定义的变量有意义。LENGTH返回的是分配给该变量的元素的个数，而SIZE返回的是分配给变量的字节数，或者说它返回的是变量的长度与其类型之积。

38．HIGH和LOW运算符分别返回一个16位表达式的高位字节和低位字节

39． PTR运算符用于暂时改变变量或标号的原有属性。PTR的一般格式是： 新属性 PTR 表达式

例如F1是DW定义的字变量，F2是DB定义的字节变量，若要取F1的低字节，或者要将F2开始的两个字节送BX，则可以：

F1 DW 1234H

F2 DB 23H，56H，18H …

MOV AL，BYTE PTR F1 ；AL＝34H MOV BX，WORD PTR F2 ；BX＝5623H

传送指令的源操作数和目的操作数的位数必须一致。当不一致时，可以用PTR运算符暂改变一下变量的属性，使两个操作数的类型一致。

44．LOCAL伪操作只能用在宏定义体内，而且必须是MACRO伪操后的第一个语句。

46．8253的接口方法 一个8253占用4个地址，由A1A0的取值来区分，00、01、10分别寻址0号、1号、2号3个计数器，11寻址控制寄存器，4个端口的具体地址是由CS和A1A0共同决定。8253的RD、WR分别接总线的IOR和IOW信号。设地址为340～343H接口电路如图所示。

47．8255A初始化

问题描述：要求A口以方式0输出，B口以方式0输入，C口高4位输入，低4位输出 代码：

MOV AL，8AH MOV DX，323H OUT DX，AL

48．在8088/8086系统中8259A中断响应过程如下：

1）当有一条或若干条中断请求线（IR0～IR7）变高时，则使中断请求寄存器IRR的相应位置位。

2）若中断请求线中至少有一条的中断申请是允许的，即未被屏蔽的，则8259A由INT脚向CPU送出中断请求信号。

3）若CPU处于开中断状态(IF＝1)，则在当前指令执行完后，发出INTA中断响应信号。

4）8259A接收到第一个INTA信号，把允许中断的最高优先级请求位置入ISR，并清除IRR中相应位。

5）在第二个INTA期间，8259A发出中断类型号。如果是自动结束中断方式，INTA脉冲后沿复位ISR的相应位。在其他方式中，ISR相应位要由中断服务程序结束时发出的EOI命令来复位。

若8259A为级连方式的主从结构，并且某从片8259A的中断请求优先级最高，则在第一个INTA脉冲结束时，主8259A把这个从设备标志ID送到级连线上。各个从8259A把这个标志与自己级连缓冲器中保存的标志相比较，在第二个INTA期间，被选中的（两标志相等）从8259A的中断类型号送到数据总线上。

6）CPU接收到中断类型号，将它乘以4，就可以从中断矢量表中取出中断服务程序入口地址，转至中断服务程序。

49．8259A优先级的方式

1）全嵌套方式 若主片初始化ICW4中没有设置特殊全嵌套方式，则就默认为全嵌套方式。该方式有固定的优先权顺序，0级（IR0）优先权最高，7级（IR7）优先权最低。

当一个中断被响应，中断类型码被放上数据总线，ISR中对应位被置1。然后进入中断服务程序。一般情况下（除自动结束中断方式外），在CPU发出中断结束命令（EOI）前，该对应位一直保持为1。

这样可为中断优先级裁决器提供裁决依据。新收到的中断请求的优先级若比正在处理的中断的优先级高，则实行中断嵌套，即打断正在处理的中断，响应新的较高级的中断。

2）优先级自动循环方式

在某些场合，系统内部存在着相同优先权的中断设备，可以采用优先级自动循环方式。在该方式下，优先级队列是变化的，一个设备得到中断服务后，它的优先级自动降为最低。

例如初始优先级队列为IR0、IR1、…、IR7，如果这时IR4有请求，响应IR4后优先级队列为：IR5、IR6、IR7、IR0、 …、IR4。

OCW2的R SL EOI＝100时设置为该方式。当R SL EOI＝000时，结束优先级自动循环方式。当R SL EOI＝101，使当前中断处理程序对应的ISn位被清除，并使系统仍按优先级循环方式工作，优先级次序左移了一位。

例如当前最高级为IR5，新的优先级次序为IR6、IR7、IR0、 …、IR5。

3）优先级特殊循环方式

优先级特殊循环方式与优先级自动循环方式只有一点不同。在优先级特殊循环方式中，一开始的最低优先级是编程确定，从而最高优先级也由此而定。例如若IR4为最低优先级，则IR5为最高优先级，其次是IR6、IR7、IR0、IR1、…IR4。优先级自动循环方式的最初最低级是IR7。

当OCW2中的R SL EOI＝110时，8259A会按照L2～L0的值确定优先权最低级。当R SL EOI＝111时，则8259A使当前中断对应的ISn位清除，并使优先权最低级为L2～L0指定的值。例如当前最高级为IR5，若写入OCW2＝11100010B则使IS2清除（IR2以前的优先级比IR5高，用R SL EOI＝110 设置后，当前最高级为IR5 ），优先级次序改为IR3、IR4、 … 、IR7、IR0、IR1、IR2。 4）特殊全嵌套方式

特殊全嵌套方式和全嵌套方式只有一点不同，就是在特殊全嵌套方式下，当处理某一级中断时，如果有同级的中断请求，那么也会给予响应，从而实现一种对同级中断请求的特殊嵌套。而在全嵌套方式中，只有当更高级的中断请求来到时，才会进行嵌套；当同级中断请求来到时，则不会予以响应。

特殊全嵌套方式一般用在8259A级连的系统中。这种情况下，通过编程让主片工作在特殊全嵌套方式，而从片仍处于其他优先级方式。当来自某一从片的中断请求正在处理时，一方面和普通全嵌套方式一样，对来自优先级较高的主片其他引脚上的中断请求进行开放；另一方面，对来自同一从片的较高优先级请求也会开放。

对后者，在主片引脚上反映出来是与当前正在处理的中断请求处于同一级的，但在从片内部看，新来的中断请求一定比正在处理的优先级别高。

在使用单片8259A的系统中，当外部中断请求不太频繁时，用特殊全嵌套方式与全嵌套工作方式完全一样。但在中断请求频繁时，可能会造成不必要的同级中断的多重嵌套，从而引起混乱。

在多片系统中，主片把从片看作一级，尽管从片内部可以判断输入该片的各中断请求的优先级，但要让系统确认，则必须使主片工作在特殊全嵌套方式。否则主片无法识别。

特殊全嵌套方式由ICW4的D4位SFNM＝1设定，一般用在级连系统的主8259A芯片。

50．8259A的特殊屏蔽方式 当CPU处理某级中断时，要求仅对本级中断进行屏蔽而允许优先级比它高或低的中断进入系统，被称作特殊屏蔽方式。对8259A进行初始化时，可利用OCW3的ESMM位和SMM位的置位来使8259A进入这种特殊屏蔽方式。 例如：若正在执行IR3的中断服务程序，希望进入特殊屏蔽方式时，只需在STI指令后，使用OCW1将IMR寄存器的第3位置“1”，并将控制寄存器的SMM位置“1”，标志8259A已进入特殊屏蔽方式。此后，除IR3之外，其它任何级的中断均可进入，待IR3的中断服务程序结束时，应将IMR寄存器的第3位复位，并将SMM位复位，标志退出特殊屏蔽方式，然后利用特殊EOI方式，由8259A将ISR寄存器的第3位清“0”。

51．8259A的中断结束

8259A中的中断结束用复位正在服务的位（IS）来表示。有两种复位方法： 一种是在初始化命令字ICW4中设置自动中断结束方式AEOI，这时8259A在中断响应周期的最后一个INTA脉冲下降沿自动完成对应的IS位复位。

另一种是在中断服务程序结束时返回主程序以前，对8259A发送一条中断结束命令EOI来完成IS位的复位。 若用级连方式，通常需要两个EOI命令，分别给主片和对应的从片8259A。 EOI命令有两种形式：特殊的中断结束命令SEOI和一般的中断结束命令EOI。

当8259A以全嵌套方式工作时，最高优先权的IS位是刚得到响应和服务的中断级别。因此8259A接收EOI命令后，即自动将被置位的最高优先级的IS位复位。这时的中断结束命令用一般的中断结束命令EOI。EOI命令用OCW2中的EOI＝1，SL＝0和R＝0来实现。

但是，当8259A在一种扰乱的全嵌套结构方式下工作时，它可能无法确定刚才所响应的中断级别（例如在特殊屏蔽方式中）。此时必须送出特殊的中断结束命令SEOI。在SEOI命令中，包含了指定要复位的IS位的级别部分。SEOI命令用OCW2中的EOI＝1，SL＝1和R＝0来发出。而命令中的L2～0则用来指定被复位的IS位的级别。

自动中断结束方式用ICW4中的AEOI位来设置。在这种方式下，每当中断响应的最后一个INTA脉冲后沿到达时，8259A自动执行EOI操作，将对应的IS位清除。

AEOI方式只有在不要求多级中断嵌套结构，且下一次中断申请肯定在本次中断服务结束后发生时，才能够使用。

指令类型 助记对标志寄存器的影响 备注 ZF CF PF SF OF AF DF IF TF 数 据 传 送 类 通用 交换 堆栈 操作 地址 传送 累加器 专用 标志 寄存器 MOV XCHG PUSH POP LEA LDS LES IN OUT XALT LAHF SAHF PUSHF POPF 不影响标志位 标志寄存器低八位的内容由AH的值决定 不影响标志位 标志寄存器的内容由装入的具体值决定 √ √ √ ？ √ √ √ √ ？ √ ？ ？ √ ？ ？ √ √ √ √ √ √ √ √ √ √ √ ？ ？ ？ ？ √ √ √ ？ √ √ √ √ ？ √ ？ ？ √ ？ ？ √ √ √ √ ？ √ √ √ √ ？ √ ？ ？ √ ？ ？ √ √ √ √ ？ ？ √ √ √ ？ ？ √ √ ？ ？ ？ ？ √ √ √ √ √ √ √ √ √ √ ？ ？ ？ ？ ？ ？ √ √ √ √ CF,AF,ZF,SF,PF的值会被影响 可能影响所有标志位 INC指令不影响CF ？表示不确定或者未定义 DEC指令不影响CF DAA指令不影响OF 此指令可能会产生中断，故影响IF,TF 算术运算类 加法 指令 减法 指令 乘法 指令 除法 指令 符号位 扩展 比较指令 ADD ADC INC AAA DAA SUB SBB DEC AAS DAS MUL IMUL AAM DIV IDIV AAD CBW CWD CMP NOT SAL SHL SAR SHR 同上 不会影响到DF,IF,TF 不影响标志位 不影响标志位 由计算结果确定标志位的值 不影响标志位 √ √ √ √ ZF 逻辑运算类 单操作数逻辑指令 求反 移位 √ √ √ √ √ √ √ √ CF 置√ √ √ √ PF √ √ √ √ SF 见 备 注 √ √ √ √ OF 置？ ？ ？ ？ ？ ？ ？ ？ AF DF IF OF标志位只在移位次数是1时有效，AF未定义 循环 移位 ROL ROR RCL RCR 助记符 循环移位指令影响OF和CF，AF未定义 备注 指令类型 对标志寄存器的影响 TF 双与 AND √ √ √ 操作或 数 异或 0 0 OR XOR TSET MOVS CMPS SCAS LODS STOS REP JMP JS/JNS JZ/ JNZ JP/JNP JB/JNB JO/JNO √ √ √ 置0 置0 √ √ √ √ √ √ 置0 置0 置0 不会影响DF,IF,TF 不会影响DF,IF,TF SF=1/0,则转移到目的地址 ZF=1/0,则转移到目的地址 PF=1/0,则转移到目的地址 CF=1/0,则转移到目的地址 OF=1/0,则转移到目的地址 两个无符号数比较，A>B 两个无符号数比较，A <=B 两个带符号数比较，A>B 两个带符号数比较，A>=B 两个带符号数比较，A

指暂停 令 等待 交权 总线锁 定前缀 HLT WAIT? ESC LOCK 不影响标志位 CF(Carry Flag):进位标志。当指令执行的结果（8位或16位）在最高位上产生了一个进位或借位时，CF =1。

AF(Auxiliary Carry Flag):辅助进位标志。当一个8位数（或16位数）的低四位向高四位（即b3向b4）有进位或借位

时，AF＝1。常用于十进制算术运算指令。

OF(Overflow Flag): 溢出标志。带符号数的运算结果超出了8位或16位符号数所能表示的范围时，OF＝1。

ZF(Zero Flag): 零标志。当运算结果为全零时，ZF=1。

SF(Sign Flag): 符号标志。当运算结果为正数，即结果的最高位为0时，SF=1。

PF(Parity Flag):奇偶标志。当算术逻辑运算的结果中1的个数为偶数时，PF＝1，为奇数时，PF=0。

DF(Direction Flag):方向标志。用于控制数据串操作指令的步进方向，当DF=1时，表示从高地址向低地址以递减的顺

序对数据串中的数据进行处理。

IF(Interrupt-enable Flag):中断允许标志。当IF=1时，CPU可以响应外部可屏蔽中断请求。该标志可以用指令设置为1

或0。

TF(Trap Flag):陷阱标志。当TF=1时，CPU进入单步工作方式，每执行完一条指令就自动产生一个内部中断，以便进

行程序调试。当TF＝0时，正常执行程序。

53．存储器设计 地址A0~A10 O0~07数据 RWAITOED 2716 A11AC E A12BCE138存储器地址： A13CE CCEFC000~FC7FFH IO/MCEG2A FC800~FCFFFH CE A14G2BCE … A15 &CEG1A16 FF800~FFFFFH 30 A17 A18 A191K +5V

54．存储器总结：

55．指令大总结：

访问存储器类型约定段基值可修改段基值逻辑地址 取指令CS无IP 堆栈操作SS无SP 源 串DSCS、ES、SSSI 目的串ES无DI 用BP作基址寄存器SSCS、DS、ES有效地址 DSCS、ES、SS有效地址 通用数据读写

指令AAA,AAD,AAM.AASCBW,CWDDAA,DASIN,OUTMUL,IMUL,DIV,IDIVLAHF,SAHFLESLDS移位及循环移位指令串操作指令XLAT指令或隐含操作数寄存器AL,AHAL,AH或AX,DXALAL或AXAL,AH或AX,DXAHESDSCLCX,SI,DIAL,BX

56．中断总结

57．简述在最小工作模式下，8086如何响应一个总线请求？

答：外部总线主控模块经HOLD引线向8086发出总线请求信号；8086在每个时钟周期的上升沿采样HOLD引线；若发现HOLD=1则在当前总线周期结束时(T4结束)发出总线请求的响应信号HLDA；8086使地址、数据及控制总线进入高阻状态，让出总线控制权，完成响应过程。

58．指令的错误：MOV AX,OFFSET [SI]---- OFFSET只用于简单变量，应去掉

59．变量DATAX和DATAY定义如下: DATAX DW 0148H DW 2316H DATAY DW 0237H DW 4052H

按下述要求写出指令序列:

DATAX和DATAY中的两个字数据相加, 和存放在DATAY和DATAY+2中。 DATAX和DATAY中的两个双字数据相加, 和存放在DATAY开始的字单元中。 DATAX和DATAY两个字数据相乘（用MUL）。 DATAX和DATAY两个双字数据相乘（用MUL）。 DATAX除以23（用DIV）。

DATAX双字除以字DATAY（用DIV）。 答案:

MOV AX, DATAX MOV DATAY+2,DX ADD AX, DATAY (4) MOV BX, DATAX+2 MOV AX,WORD PTR DATAX ADD BX, DATAY+2 MOV BX,WORD PTR DATAY MOV DATAY, AX MUL BX MOV DATAY+2, BX MOV RESULT,AX (2) MOV AX, DATAX MOV RESULT+2,DX ADD DATAY, AX MOV AX,WORD PTR DATAX MOV AX, DATAX+2 MOV AX,WORD PTR DATAY+2 ADC DATAY+2, AX MUL BX (3) MOV AX, DATAX ADD RESULT+2,AX MUL DATAY ADC RESULT+4,DX MOV DATAY,AX MOV AX,WORD PTR DATAX+2

MOV BX,WORD PTR DATAY MUL BX

ADD RESULT+2,AX ADC RESULT+4,DX

MOV AX,WORD PTR DATAX+2 MOV BX,WORD PTR DATAY+2 MUL BX

ADD RESULT+4,AX ADC RESULT+6,DX (5) MOV AX, DATAX MOV BL, 23 DIV BL MOV BL,AH MOV AH, 0

MOV DATAY, AX ;存放商 MOV AL,BL

MOV DATAY+2, AX ;存放余数

试分析下面的程序段完成什么操作？ MOV CL,04 SHL DX,CL MOV BL,AH SHL AX,CL SHR BL,CL OR DL,BL

答案:将DX: AX中的双字左移4位（乘16）

编写程序段, 比较两个5字节的字符串OLDS和NEWS, 如果OLDS字符串与NEWS不同, 则执行NEW_LESS, 否则顺序执行程序。 答案:

LEA SI, OLDS LEA DI, NEWS MOV CX, 5 CLD

REPZ CMPSB JNZ NEW_LESS

10. 编写一个程序，接收从键盘输入的10个十进制数字，输入回车符则停止输入，然后将这些数字加密后（用XLAT指令变换）存入内存缓冲区BUFFER。加密表为;

输入数字: 0，1，2，3，4，5，6，7，8,9 密码数字: 7，5，9，1，3，6，8，0，2,4 答案:

scode db 7,5,9,1,3,6,8,0,2,4 buffer db 10 dup(?) ; … … mov si,0

(6) MOV AX, DATAX MOV DX, DATAX+2 DIV DATAY MOV DATAY, AX MOV DATAY+2, DX

有两个3位的ASCII数串ASC1和ASC2定义如下: ASC1 DB ?578? ASC2 DB ?694? ASC3 DB ?0000?

请编写程序计算ASC3←ASC1+ASC2。 答案: CLC

MOV CX, 3 MOV BX, 2 BACK:

MOV AL, ASC1[BX] ADC AL, ASC2[BX] AAA

OR ASC3[BX+1], AL DEC BX LOOP BACK RCL CX, 1

OR ASC3[BX], CL mov cx,10 lea bx,scode input: mov ah,01 int 21h cmp al,0ah jz exit and al,0fh xlat

mov buffer[si],al inc si loop input exit: ret

比较中断与DMA两种传输方式的特点。

答：中断方式下，外设需与主机传输数据时要请求主给予中断服务，中断当前主程序的执行，自动转向对应的中断处理程序，控制数据的传输，过程始终是在处理器所执行的指令控制之下。

直接存储器访问(DMA)方式下，系统中有一个DMA控制器，它是一个可驱动总线的主控部件。当外设与主存储器之间需要传输数据时，外设向DMA控制器发出DMA请求，DMA控制器向中央处理器发出总线请求，取得总线控制权以后，DMA控制器按照总线时序控制外设与存储器间的数据传输而不是通过指令来控制数据传输，传输速度大大高于中断方式。

DMA控制器应具有那些功能？

答：DMA控制器应有DMA请求输入线，接收I/O设备的DMA请求信号；DMA控制器应有向主机发出总线请求的信号线和接收主机响应的信号线；DMA控制器在取得总线控制权以后应能发出内存地址、I/O读写命令及存储器读写命令控制I/O与存储器间的数据传输过程。

8237A只有8位数据线，为什么能完成16位数据的DMA传送？

答：I/O与存储器间在进行DMA传送过程中，数据是通过系统的数据总线传送的，不经过8237A的数据总线，系统数据总线是具有16位数据的传输能力的。

8237A的地址线为什么是双向的？

答：8237A的A0~A3地址线是双向的，当8237A被主机编程或读状态处于从属状态，A0~A3为输入地址信号，以便主机对其内部寄存器进行寻址访问。当8237A取得总线控制权进行DMA传送时，A0~A3输出低4位地址信号供存储器寻址对应单元用，A0~A3必需是双向的。

说明8237A单字节DMA传送数据的全过程。

答：8237A取得总线控制权以后进行单字节的DMA传送，传送完一个字节以后修改字节计数器和地址寄存器，然后就将总线控制权放弃。若I/O的DMA请求信号DREQ继续有效，8237A再次请求总线使用权进行下一字节的传送。

8237A单字节DMA传送与数据块DMA传送有什么不同？

答：单字节传送方式下，8237A每传送完一个字节数据就释放总线，传送下一字节时再请求总线的控制权。块传送方式下8237A必须把整个数据块传送完才释放总线。

8237A什么时候作为主模块工作，什么时候作为从模块工作？在这两种工作模式下，各控制信号处于什么状态，试作说明。

答：8237A取得总线控制权后，开始进行DMA传送过程，此时8237A作为主模块工作。8237A在被处理器编程或读取工作状态时，处于从模块工作状态。

8237A处于从模块时，若CS#=0、HLDA=0说明它正被编程或读取状态，IOR#与IOW#为输入，A0~A3为输入。8237A处于主模块时，输出地址信号A0~A15 (低8位经A0~A7输出，高8位经DB0~DB7输出)。8237A还要输出IOR#、IOW#、MEMR#、MEMW#、AEN、ADSTB等有效信号供DMA传送过程使用。

8255A的3个端口在使用上有什么不同？ 答:

8255A的A端口，作为数据的输入、输出端口使用时都具有锁存功能。

B端口和C端口当作为数据的输出端口使用时具有锁存功能，而作为输入端口使用时不带有锁存功能。

同步传输方式和异步传输方式的特点各是什么？ 答:

同步传输方式中发送方和接收方的时钟是统一的、字符与字符间的传输是同步无间隔的。异步传输方式并不要求发送方和接收方的时钟完全一样，字符与字符间的传输是异步的。

一个异步串行发送器，发送具有8位数据位的字符，在系统中使用一位作偶校验，2个停止位。若每秒钟发送100个字

符，它的波特率和位周期是多少？ 答:

每个字符需要的发送位数是12位（数据位8位，校验位1位，停止位2位，起始位1位）。每秒发送100个字符共1200位。因此波特率为1200波特，位周期= ≈833μs。

什么叫D/A转换器的分辨率？ 答:

D/A转换器的分辨率指它所能分辨的最小输出电压与最大输出电压的比值。通常用D/A转换器输入数字量的位数来表示。

扩充总线的作用是什么？它与系统总线的关系是什么？

答：扩充总线是将许多I/O接口连接在一起，集中起来经桥接电路与系统总线相连，减轻系统总线的负载，提高系统性能。系统总线与扩充总线的之间有专门的连接电路，它们各自工作在不同的频宽下，可适应不同工作速度的模块的需要。

为什么要引入局部总线？它的特点是什么？

答：早期的扩充总线(ISA总线)工作频率低，不能满足象图形、视频、网络接口等高数据传输率I/O设备的要求。在处理器的系统总线与传统扩充总线之间插入一个总线层次，它的频率高于传统扩充总线，专门连接高速I/O设备，满足它们对传输速率的要求。这一层次的总线就是局部总线。局部总线与系统总线经桥接器相连，局部总线与传统扩充总线也经桥接器相连，三个层次的总线相互隔开，各自工作在不同的频宽上，适应不同模块的需要。

总线定时协议分哪几种？各有什么特点？

答：总线有三种定时方法。(1)同步定时，信息传输由公共时钟控制，总线信号中包括一个时钟信号，各模块上所有的操作都在时钟开始时启动。(2)异步定时，信息的传输的操作均由源或目的的特定信号跳变所确定，总线上每一个操作的发生均取决于前一个操作的发生，总线操作过程不用公共时钟来同步。(3)半同步定时，总线上各操作之间的时间间隔可以变化，但这个变化只允许为公共时钟周期的整数倍，信号的出现，采样和结束以公共时钟为基础。

总线上数据传输分哪几种类型？各有什么特点？

答：分单周期方式和突发方式两种。在单周期方式中，每个总线周期只传送一个数据。在突发方式下，占用一次总线要进行多个数据的传输，源模块发出首地址去访问目的模块的数据1，以后的数据是在首地址的基础上按一定的规则去寻址目地模块。

总线的指标有哪几项，它工作时一般由哪几个过程组成？

答：总线的指标有(1)总线宽度，一次总线操作可以传输的数据位数；(2)总线工作频率，总线上基本定时时钟的频率，它代表总线操作的最高频率；(3)单个数据传输所用时钟周期数。总线上信息传输过程可分解为：(1)请求总线；(2)总线裁决；(3)寻址；(4)数据传送；(5)错误检查。

为什么要进行总线仲裁？

答：总线结构的特点是，一个传送信息的公共通路总线为多个模块共同使用。但在某一时刻，只能允许一个主模块使用总线进行数据传输。当有多个主模块要占用总线进行数据传输时，要有一个总线的请求及转交的过程，首先按一定规则进行总线使用权的仲裁，把总线的使用权交给优先级最高的请求者。

DMA操作类型：_____________、_____________、_____________。---数据传送，数据校验，数据检索

微机系统中使用2片8237A级联，提供 个DMA通道，通道 到通道 支持16位数据传送。--7，5，7

PCI总线的总线频率为33.3MHz，总线宽度为64位的情况下，总线数据传输率为___________MB/s 。---266.4MB/s

1. 8254的CLK0的时钟频率是8KHz，问

(1)T/C0最大定时时间是多少？（1分）

(2)要求8254端口地址为90H、92H、94H和96H，请使用74LS138译码器加简单门电路完成地址连线。（2分） (3)现在要求使用该8254产生周期为9秒，占空比为4:9的方波，请在上面的电路图中完成电路，并编写初始化程序。（3分）

（1）TCLK0=1/fCLK0=1/8000=0.125ms 最大定时时间＝65536×0.125ms=8.192秒 （2）（3）

D7~D0 IOW IOR A1 A2 A5 A4 A3 A7 ≥1 ≥1 C B A D7~D0 CLK0 WR GATE0 RD OUT0 A0 A1 8254 Y2 CS CLK2 GATE2 OUT3 CLK1 GATE1 OUT1 8KHz 1Hz 5V 占空比

4:9,周期9秒的方波 74LS138 A8 A9 A6 A0 G1 G2A G2B

初始化程序：

MOV AL，00110111B；T/C0 OUT 96H，AL MOV AX, 8000H OUT 90H，AL MOV AL, AH OUT 90H，AL

MOV AL，01110111B；T/C1 MOV AX, 9H OUT 92H，AL MOV AL, AH OUT 92H，AL

4. 某应用系统以8255A作为接口，采集一组开关S7～S0 的状态，然后通过一组发光二极管LED7～LED0显示开关状态,(Si闭合，则对应LEDi亮，Si断开，则对应的LEDi灭）电路连接如下图，一直8255A、B两组均工作在方式0。（4分）

1) 写出8255四个端口的地址。 2) 写出8255工作方式控制字。

3) 画出实现给定功能的汇编语言程序。

D7~D0 IOW IOR A9 AEN A8 A7 & A6 A5 A4 A3 A2 A1 A0 D7~D0 WR RD G1 Y0 G2A 74LS138 G2B C B A CS PA7 PA0 LED7 LED0 8255A S7 PB7 S0 A1 A0 PB0

(1)A口、B口、C口和控制口的地址分别是320H、321H、322H和323H。

(2)A口工作在方式0输出，B口工作在方式0输入，C口空闲，所以其控制字是10000010b＝82H （3）程序如下：

MOV AL, 82H ;置方式字

MOV DX, 323H ;置控制端口地址 OUT DX, AL

L1: MOV DX, 321H ;置B口地址

IN AL, DX ;读开关状态（1断，0通） NOT AL ;状态取反

MOV DX, 320H ;置A口地址 OUT DX, AL ;输出（1亮，0灭） JMP L1

微型计算机的地址总线宽度决定于处理器的 地址范围 。 8086CPU内部指令队列由 字节组成.----6

808/8088微处理器 部件中有能够计算20位物理地址的加法器-----BIU 8086/8088微处理器内部寄存器中的累加器是 寄存器-----16位数据寄存器 8086/8088微处理器地址线共有 条 ---20 8086/8088 微处理器中的 BX是 ------基址寄存器 8086 微处理器中的DI是 。----目的变址寄存器 8086微处理器中的ES是 寄存器---附加数据段

16 位带有符号数的补码数据范围为 ----+32767~ -32768 若欲使RESET有效,只要 即可。----接通电源或按RESET键

8086/8088微处理器要求RESET有效维持时间至少要有 个T状态.。---4 最小模式下的8086输出总线控制信号有 。-- M/IO

当进行堆栈操作时，8086微处理器会自动选择堆栈段寄存器SS内容做为段基值，左移4位后，再加上16位的BP值作为偏移量以便形成物理地址。（F）---应该是SP.

8086/8088微处理器读/写总线周期中，在T3的上升沿采样READY信号，若为低电平无效信号，则在T3结束后插入一个Tw。（T ）

8086/8088微处理器读/写总线周期中，已插入一个Tw，则微处理器仍在其上升沿时刻采样READY信号，若为高电平，则进入T4状态。（F）

最小方式下，若8086微处理器响应总线主设备的总线请求，则8086微处理器的地址总线，数据总线，BHE信号以及有关的总线控制信号，命令输出信号处于高阻状态。 （ T ）

8086/8088微处理器在取指令与执行指令时，总线总是处于忙状态。(T) 运算结果为零时,FR中的ZF为0。（ F ） 存储器中几个段可以完全重叠，或者部分重叠。（ T ）

辅助进位位AF用于BCD码算术与逻辑运算。 （ F）--用于十进制算数运算

A19/S6~A16/S3是4条地址/状态复用线，在访问存储器和I/O操作时，可作为存储器或I/O操作高4位地址线。（ F ）--访问IO时保持低电平

最小模式下的8086系统中，总线锁存器主要用于锁存AD19~AD0,BHE/S7信息. ( F )

当用半导体存储器芯片与微处理器连接时，常把处理器地址分成存储器芯片 地址。---片内、片外

8086微处理器可寻址1MB 存储空间，这个空间再分成各为512KB偶、奇存储体。在全译码时，偶奇存储体分别用 选通。-- A0、BHE

半导体动态随机存储器需要每隔 对其刷一次。---1ms~2ms 具有易失性的半导体存储器是 DRAM

Intel8086微处理器最大模式下，读和写存储器控制信号是 MRDC和/MWTC

动态存储器的的集成度高，但需要刷新。因此，在微机工作时，程序中需要添加一系列的专用存储器刷新指令（F） 半导体存储器关机后，所存储的信息将丢失。----（F）半导体静态存储不丢失，比如U盘。 8086系统中的奇和偶存储体都是512KB。( T )

随机存储器单元的内容读出和写入操作其内容不变。( T )

确定存储器芯片容量的关系式是 ------单元数*数据线位数 微型计算机最基本、最频繁的操作是（ ）---数据传送 最大模式下，两个中断响应周期INTA内，微处理器发出（ ）信号，以通过其他处理器不要在企图控制总线。-- LOCK 如果在中断响应周期INTA内出现（ ）请求信号，那么在两个中断响应周期结束前不会加以响应的。---RQ/GT 8259A级联时最多可用（ ）片.-----9

独立I/O端口编址方式中,端口地址范围是（ ）.--- 0000H~FFFFH

微处理器从启动外部设备直到外部设备就绪的时间间隔内,一直执行主程序,直到外部设备要求时才中止，此种传送方式是（ ）方式.---中断

DMAC每传送一个字节后,就检测到EREQ,若无效,则挂起;若有效则继续传送,这是一种DMA方式中的（ ）传送方式. ---请求

8086响应中断的条件是（ ）----IF=1,完成当前指令

8259A要求无论采用何种触发方式，中断请求信号的高电平状态保持到（ ）---第一个中断响应信号INTA有效之后 当8259A工作于非自动嵌套工作方式时，使用（ ）命令作为任何优先级管理方式的中断结束命令。----特殊EOI

实现微处理器与8259A间信息交换是----数据总线缓冲器 能够根据优先级别器ＰＲ的请求向微处理器发出INT信号，也能接收微处理器响应信号INTA并完成相应的电路是--控制逻辑

8259A引脚A0与8086或8088微处理器引脚相连以便确定8295内部寄存器奇偶地址所用。( F )A0是用来选择寄存器。 当8259A工作于缓冲方式时，SP/EN是输入方向；工作于非缓冲方式时，SP/EN是输出方向。( F )---反了。。。 无条件传送方式即为同步传送方式。（ T ） 8255A引脚CS为低电平时，若RD、WR为11时，表示数据总线为 状态---高阻 8255A引脚CS为高电平时，若RD、WR为任意时，表示数据总线为 状态---高阻

8255A工作与方式1输入时， 引脚可以作为数据传送使用-- PC7和PC6 8253_5定时/计数器的门控信号是由__ ___送来的。---外部设备

8253-5每个计数器内部都有 ---16位计数初值寄存器、计数执行部件、输出锁存器 通常，8253-5时在时钟脉冲CLK的 时刻，采样门控信号GATE。---高电平 8253-5工作在3方式下，当计数器初值为 时，输出位对称的方波。---偶数

当定时/计数器工作于方式0输出信号OUT输出高电平信号时，表明计数执行单元减为零。（ T） 8253定时/计数器内部有2个结构完全相同的结构。（ F）

8253进行编程初始化时，一旦工作方式控制字写入计数器时，所有控制逻辑电路启动。输出端OUT处于高水平。（F ） 8253内部数据总线缓冲器是只可以写入计数初始值和往控制寄存器设置控字。（F） 8253初始化，一旦写入计数值后，计数执行部件才开始进行计数。（F）

工作方式0时，当写入工作方式控制字后，输出OUT变为低电平，一直维持到计数值到达N，当计数值为0时，输出OUT变为高电平。（T） 8253工作方式为0时，当计数过程中有新的计数值写入计数器，在下一个CLK脉冲的上升沿时，按新计数值重新计数。（F ）----改变计数值，立即有效。

8253工作方式为1时，当门控信号GATE上升沿到来后的下一个时钟脉冲CLK信号的上升沿，才将写入CR中的计数处置写入计数执行单元CR。（F）

串行通信距离可以达__ ___几米到数千公里

异步信号传送速度一般为___ __。50波特—19200波特

同步通信速度，高于异步通信速度，可达___ __波特。---500千 诸种通信规程中使用最多的是__ __通信规程。---异步控制 微型机的运算速度一般可以用CPU的 表示。--主频

8086CPU是一个 位的微处理器，具有 位数据总线， 位地址总线，可寻址空间为 。--16，16 ，20，1MB

AX用作 器，BX是 寄存器------累加，基址 SI是 寄存器，DI是 寄存器。----源变址，目的变址

标志寄存器是一个 位的寄存器，由 标志和 标志两部分组成。-----9 状态 控制

8086中I/O端口与内存地址采用 编址方法，I/O端口的地址空间为 kB，实际只使用了十条地址线，寻址空间为 。-----统一 64 1024

存储器扩展有两种方法，分别是 扩展和 扩展。----位、字

用8k×1位的存储芯片，组成8k×16位的存储器，需用 扩展，要用 片。位 字 用2k×8位的存储芯片，组成16k×8位的存储器，需用 扩展，要用 片。位 16 用16k×8位的存储芯片，组成64k×16位的存储器，需用 扩展，要用 片。字 8

8086的存储器分为 存储体和 存储体，每个存储体的容量是 。----偶地址 奇地址 512KB 中断处理包括中断 、中断 、中断 和中断 。----请求 响应 处理 返回 8086系统中， 中断的优先级最高， 中断的优先级最低。---除法出错 单步中断

8259芯片中，IRR是 寄存器，IMR是 寄存器，ISR是 寄存器，PR是 。---中断请求 中断屏蔽 中断服务 优先级判别器

特殊全嵌套与全嵌套的不同之处在于：开放 ，只屏蔽 的中断请求。----同级的中断请求 低级

8259的中断请求信号可以是边沿触发和 。---高电平触发 每片8259必须分配 端口地址。---2

信息在总线上的传送方式有 传送、 传送和 传送。---串行 并行 并串行

总线总裁的方法有 、 和 。----串联优先级判别 并联优先级判别 循环优先级判别 总线带宽是指总线上每秒传输的 ，用 为单位。----最大字节量 MB/s

总线的位宽是指总线能够同时传输的 。总线带宽与位宽成 比。----数据位数 正

如果总线的频率为88MHz，总线的位宽为8位，则总线的带宽应为 。---88MB/s

PCI总线的含义是 ，是一种特殊的高速插槽，其总线宽度为 位，可升级为 位，最大传输率可达 MB/s。-----外围元件互连 32 64 264MB/s

串行通信用 传送，并行通信用 传送。脉冲 电位 接口最基本的功能是输入 和输出 。缓冲 锁存 8255的控制字共用一个端口地址，用控制字的第 位来区别。D7 波特率是指传送 的速率，用 表示。---数据位 bit/s 8086系统中的8255芯片有 -----4个连续的偶地址