用CPU配置Altera公司的FPGA
更新时间:2024-02-03 05:15:01 阅读量: 教育文库 文档下载
- 主板配cpu配置表推荐度:
- 相关推荐
用CPU配置Altera公司的FPGA
一. 概 述
目前很多产品都广泛用了FPGA,虽然品种不同,但编程方式几乎都一样:利用专用的EPROM对FPGA进行配置。专用的EPROM价格不便宜,且大不跟上都是一次性OPT方式编程。一旦更改FPGA设计,代价不小。 为了进一步降低产品的成本和升级成本,可以考虑利用板上现有CPU子系统中空闲的ROM空间存放FPGA的配置数据,并由CPU模拟专用EPROM对FPGA进行配置。 本文将以PowerPC860和EP1K30为例,讲解如何利用CPU来配置FPGA。
CPU配置FPGA的优点
与Configuration EPROM方式相比本设计有如下优点:
1. 降低硬件成本——省去了FPGA专用EPROM的成本,而几乎不增加其他成本。以ALTERA的10K系列为例,板上至少要配一片以上的EPC1,每片EPC1的价格要几十元,容量1M位。提供1Mb的存储空间,对于大部分单板来说(如860系统的单板),是不需要增加硬件的。即使增加1Mb存储空间,通用存储器也会比FPGA专用EPROM便宜。
2. 可多次编程——FPGA专用EPROM几乎都是OTP,一旦更换FPGA版本,旧版本的并不便宜的EPROM只能丢弃。如果使用本设计对FPGA配置,选用可擦除的通用存储器保存FPGA的编程数据,更换FPGA版本,无须付出任何硬件代价。这也是降低硬件成本的一个方面。
3. 实现真正\现场可编程\的特点就是\现场可编程\,只有使用CPU对FPGA编程才能体现这一特点。如果设计周全的话,单板上的FPGA可以做到在线升级。
4. 减少生产工序--省去了对\专用EPROM\烧结的工序,对提高生产率,降低生产成本等均有好处。对于双面再流焊的单板,更可省去手工补焊DIP器件的工序。
当然,与Configuration EPROM方式相比也有一些需要注意的的地方:
1. 需要CPU提供5根I/O线--一般来说,这并不困难。对于MPC860一类的CPU来说,区区5根I/O线是不成问题的。即使是某些设计中实在没有多余的I/O供配置使用,也可通过板上的PLD扩展。虽然这样做可能会增加成本,但获得的真正\现场可编程\的功能是非常宝贵的。
2. CPU的Boot应不依赖于FPGA--这在单板设计时需要特别考虑的。由于CPU对FPGA进行配置所需的资源很少,这一点比较容易做到。
设计摘要
本设计严格按照FPGA的PS配置流程进行,并在配置过程中始终监测工作状态,在完善的软件配合下,可纠正如上电次序导致配置不正常等错误。因此,采用此方法对FPGA进行配置,性能将优于Configuration EPROM方式。
本设计是利用板上现有CPU子系统中空闲的ROM空间存放FPGA的配置数据,并由CPU模拟专用EPROM对FPGA进行配置,以降低硬件成本并实现FPGA的在线升级。
本设计已在MPC860和EP1K30环境下完成验证,适用于有5个多余I/O的CPU对Altera FPGA的配置。
参考资料
ALTERA:AN-116 Configuring SRAM-Based LUT Devices ALTERA: ACEX 1K Programmable Logic Device Family
二. 硬件设计
1.配置基本原理
RAM-Based FPGA由于SRAM工艺的特点,掉电后数据会消失。因此,每次系统上电后,均需对FPGA进行配置。对于Altera的FPGA,配置方法可分为:专用的EPROM (Configuration EPROM)、PS(Passive serial 无源串行)、PPS(Passive
parallel synchronous 无源同步并行)、PPA(Passive parallel asynchronous 无源异步并行)、JTAG(不是所有器件都支持)。
图 1 FPGA配置时序
本设计采用PS方式对FPGA进行配置,是基于如下几个方面的考虑:
1. PS方式连线最简单
2. 与Configuration EPROM方式可以兼容(MSEL0、1设置不变) 3. 与并行配置相比,误操作的几率小,可靠性高
图 2 PS配置时序
只需利用CPU的5个I/O线,就可按图 2所指示的时序对FPGA 进行PS方式的配置。
2.配置电路的连接
CPU仅需要利用5个I/O脚与FPGA相连,就实现了PS方式的硬件连接,具体信号见下表(信号方向从CPU侧看):
信号名 Data0 DCLK nCONFIG Conf_done nSTATUS I/O O 说明 configuration data O configuration clock O device reset (a low to high transition starts the configuration within the device) I I Status bit (gets checked after configuration, will be high if configuration complete) Status bit indicating an error during configuration if low
图 3 PS配置单片FPGA的硬件连接
图 4 PS配置多片FPGA的硬件连接
3.配置操作过程
CPU按下列步骤操作I/O口线,即可完成对FPGA的配置:
1. nCONFIG=\、DCLK=\,保持2μS以上。
2. 检测nSTATUS,如果为\,表明FPGA已响应配置要求,可开始进行配置。否则报错。正常情况下,nCONFIG=\后1μS内nSTATUS将为\。 3. nCONFIG=\,并等待5μS。
4. Data0上放置数据(LSB first),DCLK=\,延时。 5. DCLK=\,并检测nSTATUS,若为\,则报错并重新开始。 6. 准备下一位数据,并重复执行步骤4、5,直到所有数据送出为止。 7. 此时Conf_done应变成\,表明FPGA的配置已完成。如果所有数据送出后,Conf_done不为\,必须重新配置(从步骤1开始)。
8. 配置完成后,再送出10个周期的DCLK,以使FPGA完成初始化。
注意事项:
1. DCLK时钟频率的上限对不同器件是不一样的,具体限制见下表:
型号 ACEX1K、FLEX10KE、APEX20K FLEX10K APEXII、APEX20KE、APEX20KC Mercury 最高频率 33MHz 16MHz 57MHz 50MHz 2. 步骤7中FPGA完成初始化所需要的10个周期的DCLK是针对ACEX 1K和FLEX 10KE的。如果是APEX 20K,则需要40个周期。
3. 在配置过程中,如果检测到nSTATUS为\,表明FPGA配置有错误,则应回到步骤1重新开始。
// 开始输出配置数据: while(CountNum <= 0x0e74e) {
FpgaBuffer= *(Bootaddr+0x70000+CountNum); for (i=0; i<8; i++)
{ // DCLK=\时,在Data0上放置数据(LSB first) Set_Data0(FpgaBuffer&0x01);
Set_DCLK(1); // DCLK->\,使FPGA读入数据 FpgaBuffer >>= 1; // 准备下一位数据 if (Read_nSTATUS() == 0)
{ // 检测nSTATUS,如果为\,表明FPGA配置出错 Err_LED(1); return 0; }
Set_DCLK(0); }
CountNum++; }
// FPGA初始化:
// ACEX 1K和FLEX 10KE需要10个周期,APEX 20K需要40个周期 for(i=0; i<10; i++) {
Set_DCLK(1); DELAY100us(); Set_DCLK(0); DELAY100us(); }
Set_Data0(0);
if (Read_nCONF_Done() == 0)
{ // 检测nCONF_Done,如果为\,表明FPGA配置未成功 Err_LED(1); return 0; }
return 1; // 成功返回 }
// Data0输出
void Set_Data0(UBYTE setting) { // PB24
if (setting) IMMR->pip_pbdat |= 0x00000080; else IMMR->pio_pbdat &= 0xFFFFFF7F; }
// 读nSTATUS状态 UBYTE Read_nSTATUS(void) { // PB25
if (IMMR->pio_pbdat & 0x00000040) return 1; else return 0; }
// 设置nCONFIG电平
void Set_nCONFIG(UBYTE setting) { // PB26
if (setting) IMMR->pip_pbdat |= 0x00000020; else IMMR->pio_pbdat &= 0xFFFFFFDF; }
// 读nCONF_Done状态 UBYTE Read_nCONF_Done(void) { // PB27
if (IMMR->pio_pbdat & 0x00000010) return 1; else return 0; }
// 输出DCLK
void Set_DCLK(UBYTE setting) { // PB28
if (setting) IMMR->pio_pbdat |= 0x00000008; else IMMR->pio_pbdat &= 0xFFFFFFF7; } // 结束
四. 应用实例
我们已在某单板上实现了该设计。现以该单板为例,说明如何实现CPU对FPGA的配置。
在该单板上是使用MPC860作CPU,BootROM采用SST39VF040,一片FPGA型号EP1K30QC208-3。我们在MCP860的PB口选5根线与EP1K30连接成PS配置方式,硬件连接参考第二章,Data0也由MPC860输出,信号定义见下表:
MPC860引脚 PB24 PB25 PB26 PB27 PB28 I/O O I O I O 信号名称 DATA0 nSTATUS nCONFIG CONF_DONE DCLK EP1K30引脚 156 52 105 2 155
EP1K30所需要的配置数据为58kB(准确的长度参见生成的RBF文件),由于BootROM比较空,我们将配置数据安排在BootROM的0x70000~0x7FFFF区间内。第一次的配置数据可利用编程器将RBF文件当作二进制文件写到BootROM的起始地址为0x70000的区域,也可以通过860仿真器把数据写到指定位置。 具体软件操作参见第二章。
FPGA在线更改配置
为检验FPGA在线升级的可能性,我们在CPU的BootROM中放置了不同逻辑的FPGA配置数据。CPU正常运行时,测试软件随意更换FPGA的配置数据。在每次配置完成后,FPGA均能实现相应的逻辑功能。
如果和系统软件配合,在线更改EPROM中的配置数据,FPGA的在线升级是完全可以实现的。
为了便于调试和实际生产,我们将FPGA的初始配置数据放置在BootROM中。如某些单板BootROM的写功能必须禁止,此时FPGA配置数据可放在其它存储器中,如存放应用程序的FLASH中,升级FPGA配置数据可以和升级应用程序一并完成。 电缆下载
为了提高调试进度,通常会采用电缆下载的方式。在单板上兼容这两种配置方式有多种办法,我们采用了比较简单又便于生产的\欧姆电阻连接方式\。电气连接的示意图如下:
图1 兼容电缆下载
在最初调试FPGA时,R1~R5不焊,直接用电缆下载。同时,MPC860的程序中跳过FPGA配置的代码。等FPGA设计定型后(相当于准备使用EPC1时),焊上R1~R5,利用CPU配置FPGA。
当然,R1~R5也可改用跳线或拨动开关。这两种连接方式在开发调试中比0欧姆电阻方便,但实际使用中可靠性不如0欧姆电阻高,如跳线会出现短路块脱落、拨动开关会出现接触不良等现象。而且,0欧姆电阻连接方式最便于生产,价格也最低。建议开发阶段的单板可以用跳线或拨动开关,转产时采用0欧姆电阻连接方式。
在使用下载电缆时需要注意电源的选择。由于Altera以前的Byteblaster下载电缆是5V供电的,有不少设计都把下载电缆插座接到5V电源上,这种5V供电的下载电缆可能导致不能忍受5V信号的CPU损坏。因此,使用本模块时,下载电缆应使用低电压版本的ByteblasterMV,下载插座的电源接3.3V。
使用、调试、维护说明
如果使用本模块出现配置出错,有如下可能:
错误原因 配置数据有错 CPU输出信号频率太高 CPU与FPGA连接有误 下载电缆影响 CPU的I/O口故障 FPGA故障 解决方法 重新生成配置数据,并检查生成过程是否正确 控制DCLK频率,具体数据参见“错误!未找到引用源。”相关章节 检查硬件连线 拔去下载电缆 用示波器检查PB24~PB28信号波形 更换FPGA
经验教训
本模块在设计过程中有如下几个要点,请使用者注意:
1. CPU的启动必须不依赖于FPGA,这在单板设计时需要特别考虑的。即CPU子系统应在FPGA被配置前可独立运行并访问所需资源。CPU对FPGA进行配置所需的资源很少,一般来说,仅RAM和BootROM的访问而已。当然,其他挂在CPU总线上的设备必须处于非访问态,FPGA所控制的设备也应处于非工作态或不影响其他设备工作的稳定态。
2. 为了实现FPGA的在线升级,存放FPGA配置数据的区域必须是CPU可重写的
3. 利用CPU配置FPGA,在使用者的主观感觉上会觉得FPGA\起来\得比较慢。这是因为FPGA的配置要等CPU启动完成后才进行。因此,应充分考虑FPGA所控制的设备在FPGA被配置完成前处于非工作态或不影响其他设备工作的稳定态。
4. 关于配置数据占用空间的问题。对于Altera的FPGA来说,每个确定型号的器件,配置数据的长度是一定的(和设计逻辑无关)。因此,一旦确定了FPGA的型号,配置数据占用EPROM的空间也可以在设计中确定。
5. 在使用中请保留下载电缆插座,以加快调试进度。
6. 下载成功后,软件应有指示,便于维护。
7. 要从系统的角度考虑现场升级,保护好FPGA数据。
8. 单板调试时电缆下载的问题。为了兼容两种下载方式,需要电缆下载时,可在CPU程序中跳过配置程序。
9. 如果单板有可能使用电缆下载,必须考虑CPU的I/O能否忍受下载电缆信号电平。
正在阅读:
用CPU配置Altera公司的FPGA02-03
16号内部验工计价管理办法(试行)06-14
2015年国家公务员考试:行测练习题及答案解析四十04-20
清明扫墓新闻稿05-26
upvc电动蝶阀01-30
2002年10月自考机关管理真题03-08
火影忍者鸣人图片02-09
信贷管理试题(125题)05-26
“汽车之家”商业模式的调研报告 - 图文01-07
- exercise2
- 铅锌矿详查地质设计 - 图文
- 厨余垃圾、餐厨垃圾堆肥系统设计方案
- 陈明珠开题报告
- 化工原理精选例题
- 政府形象宣传册营销案例
- 小学一至三年级语文阅读专项练习题
- 2014.民诉 期末考试 复习题
- 巅峰智业 - 做好顶层设计对建设城市的重要意义
- (三起)冀教版三年级英语上册Unit4 Lesson24练习题及答案
- 2017年实心轮胎现状及发展趋势分析(目录)
- 基于GIS的农用地定级技术研究定稿
- 2017-2022年中国医疗保健市场调查与市场前景预测报告(目录) - 图文
- 作业
- OFDM技术仿真(MATLAB代码) - 图文
- Android工程师笔试题及答案
- 生命密码联合密码
- 空间地上权若干法律问题探究
- 江苏学业水平测试《机械基础》模拟试题
- 选课走班实施方案
- 配置
- Altera
- 公司
- FPGA
- CPU
- 2018年竞选学生会主席英文演讲稿-word范文(2页)
- 人教版一年级上册品社教案
- 结构识图总结报告 魏飞
- 逻辑学教案
- 论我国涉外婚姻的法律适用
- 资料员课后习题 - 图文
- 中山医实习出科考内科04.6.16
- 学习经验 - 图文
- 第22章 fluent解算器的使用
- 西宁市生活垃圾场无害化填埋考核细则及评分标准 - 图文
- 麦克维尔风冷热泵机组操作手册
- SDU接入网环境采集器 - 图文
- 房屋建筑学章节题 - 图文
- wincc vbscript Split 函数用法
- 水处理用风机的选型及能耗分析
- 小学六年级教案-六年级数学分数四则混合运算3 精品
- 国际市场营销 名词解释 简答 及论述
- 舟山市城市规划管理技术规定(试行)
- 接处警系统方案 - 图文
- 门式起重机应用水平导向轮装置的可行性分析