存储器结构

第四章 存储器结构

4．3 存储器容量扩展

微机系统中主存储器通常由若干存储芯片及相应的存储控制组织而成，并通过存储总线(数据总线、地址总线和控制总线)与CPU及其他部件相联系，以实现数据信息、控制信息的传输。由于存储器芯片的容量有限，实际应用中对存储器的字长和位长都会有扩展的要求。 一、存储器字扩展

*字扩展是沿存储字向扩展，而存储字的 位数不变。 *字扩展时，将多个芯片的所有地址输入 端、数据端、读／写控制线分别并联 在一起，而各自的片选信号线则单独 处理。

*4块内存芯片的空间分配为： 第一片，0000H-3FFFH 第二片，4000H-7FFFH 第三片，8000H-BFFFH 第四片，C000H-FFFFH 二、存储器位扩展

*存储器位扩展是沿存储字的位向扩展， 而存储器的字数与芯片的字数相同。 *位扩展时

将多个芯片的所有地址输入端都连接 在一起；

而数据端则是各自独立与数据总线连 接，每片表示一位

*片选信号线则同时选中多块芯片，这些 被选中的芯片组成了一个完整的存储 字。

1

三、存储器位字扩展

*存储器需要按位向和字向同时扩展，称存储器位字扩展

*对于容量为 M×N 位的存储器，若使用 L×K 位的存储芯片， 那么，这个存储器所需的芯片数量为：(M/L)×(N/K) 块。

P160图4-3-3表示了一个用2114芯片构成的4KB存储器。如下图：

*2114芯片是1K×4R 芯片

*用2块2114芯片构成1组（1K×4×2=1K×8） *再有4组构成4K×8（1K×8×4）位的存储器 *共计需用8块2114芯片 这4个组的选择：

*使用A0和A11作地址线：经译码后选择4个分组 *使用A0～A9作为组内的寻址信号 *数据总线为D0～D7

◆存储器容量的扩展方法总结：

字扩展（将多个芯片的所有地址输入端、数据端、读/写控制线分别都连接在一起，选片信号单

独处理）

位扩展（数据线独立处理，选片信号选中多块芯片） 字位扩展（分组，每组又有多个芯片），见（PAGE 161）

2

4．4 CPU与主存的连接 一、存储总线

*存储总线是指存储体与CPU及其他部件相联系的数据总线、地址总线和控制总线。 1．数据总线：

*一般，存储器按字节（8个二进制位）为单位进行编址的，（即CPU一次存取的单位至少是一个字节）。

如8088使用一个存储体，外部数据总线为8位。见P162图4-4-1（a）所示。 *CPU为16位数据总线，需用二个存储体。外部数据总线为16位。（CPU一次存取的单位是二个字节）。

如80X86（实模式）使用20根地址线，形成1MB寻址空间。将存储体分成两个512KB，（偶地址存储体和奇地址存储体）组成512KB×16位的存储器。见P162图4-4-1（b）所示。

图4-4-1（a） 图4-4-1（b）

*两个存储体使用时：

地址线A0作为偶地址存储体的片选信号CS，当A0=0时，该存储体被选中。

BHE作为奇地址存储体的片选信号，A0和BHE同时有效（为0）时，两个存储体同时被选中，两个字节同时传送。即一次传送16位。 *在进行16位传送时：

如低8位在偶地址存储体中，高8位在奇地址存储体中，用一个总线周期就可完成； 如高8位在偶地址存储体中，低8位在奇地址存储体中，则要用二个总线周期就可完成。 （在P438086存储器组织中内存存储器内字的编址也要求从偶地址开始?）

*80386、80486的数据总线为32位，由4个存储体组成。分别由BE0～BE3字节选通信号来选择4个存储体。

2.地址总线（介绍74LS138译码器，地址总线与容量的关系） (1)存储器容量扩展

*存储器容量与地址总线的位数有关。而存储器芯片的容量是有限的，不可能用一个芯片构成大容量的存储器，一般存储器的构成，需要几片或几十片。 P163图表4-4-1列出了存储容量与地址线位数的关系如下：

*在选择存储器芯片时，首先应该尽可能地选用存储器容量相同的芯片，并将芯片的地址线与地址总线的低位地址对应连接。

3

*为满足容量上的要求，还要采用译码电路将剩下的地址线作为译码器的输入信号，产生不同存储体或存储器的选通信号。

(2)74LSl38 译码器

*微机中常用74LSl38译码器对地址进行译码，来形成对存储器的选择或允许信号(如片选信号CS)。

*该器件是个3输入端、8输出端，故被称为3-8译码器。

控制输入端三个：G1、G2A、G2B

地址输入端三个：A、B、C 组合成八种输出控制信号。每种组合对应一个输出，共8个 八种输出控制信号：Y0～Y7 见（b）列出的真值表

(3)CPU时序和存储器的存取速度之间的配合

*CPU与存储器之间的存取操作是按固定的时序进行的 *固定时序是作为对存取速度的要求

*在存储器确定的情况下，如CPU在存储器读写总线的时间小于所选取芯片所规定的存取时间，则要设计一个插入等待周期Tw的电路，使CPU时序能与存储器存取速度匹配。 3.控制信号（主要是对存储器的读写信号）

*在8086系统的最小模式下，RD、WR信号是由CPU直接提供的。 *在最大模式下，MRDC、MWTC片选信号是由8288总线控制器给出的 二、种常用存储器芯片（介绍芯片的内部结构和引脚功能） 1）Intel2114SRAM

该存储芯片是1Kx4位(即1024字单元，每字4位)，采用三态控制，4位共用数据输入／输出端。 P164图4-4-3RAM2114内部结构框图 图4-4-3RAM2114逻辑引脚框图

4

*行向有64行即64条行线，用行地址线A3～A8经译码驱动去选择 列向有64列，每列有2根线（兼数据线）；列向分16组，4列/组，用列地址线A0、A1、A2、A9选中某4个单元（即一个字单元）。1字节的存储体要二块，2字节的存储体要四块。

*数据端I/O1～I/O2是双向三态输入输出端，受CS（片选命令）和WE（读/写命令）控制 =0写；=1读（在I/O电路选择下） *VCC=（+5V）工作

三、CPU与存储器的连接

a.CPU与SRAM和EPROM连接（静态RAM） 介绍见P168图4-4-1

★CPU与EPROM、SRAM的连接

4块芯片的存储空间分配：

*EPROM和RAM采用16×8位组成。

*直接与CPU连接，CPU存储控制信号为MREO、RD、WE。 *CPU数据总线是双向总线；其中：

A13～A0为地址总线与存储芯片地址线A13～A0相连

A15、A14经译码（2：4）后在MREQ控制下输出CS0～CS3（片选）分别选中四个存储芯片。 *EPROM的存储控制端是：CE（片选取）和OE（数据输出端） *RAM的存储控制端是：CS（片选取）和WR（读写控制端） 2．CPU与位片式DRAM的连接(动态RAM)

*DRAM采用地址码分行地址和列地址两批送入存储器中锁存（即地址复用技术），并且需定时刷新，存储控制较为复杂，要用专用“存储控制器”进行控制。如Intel8203存储控制器 1）Intel8203存储控制器

结构图见图4-4-12（p169）8203可工作在16K和64K两种模式，

*在16K模式下可选四个存储体,每个体16K,用AH6-AH0，AL6-AL0共14根,输出OUT6-OUT0。(7根) *在64K模式下可选2个存储体,每个体64K,用AH7-AH0，AL7-AL0共16根,输出OUT7-OUT0。(8根) *PCS为片选信号，由B1，B0选择四个 体中的任意一个。

5

2）8203在8088系统的应用（P 171）图4-4-14如下：

在8088/8086系统中CPU通过Intel8203与DRAM（16K×1位2118，连接成64K×8位）的连接图 8203工作在16K模式下，由32个2118 芯片组成的存储器分配情况为： *共为4组,每组8片组成一个存储体（一 个8位字），

（2118DRAM芯片的容量是16K×l位）。 *每一片的地址线（A0～A6）、CAS、WE 并联，

*行选通信号RAS0～RAS3分别与每一 组连接。分组选通四组芯片之一。 *输入地址线只用其中

AH6～AH0，AL6～AL0共14根， 即2X2=2，

对于16K位存储芯片来讲可找到其 中任何一个存储位。

*由控制器输出的地址线用7根

OUT6～UT0。依次分时送出行地址和

列地址。

（8088的输出线AD0～AD7是

地址A0～A7与数据D0～D7复用线） *8282为地址锁存器。

当8088的ALE（地址锁存允许信号）

有效时当前在地址/数据复用线上输出 8088与存储器的连接方法（8203为16K模式） 的是地址信号

4．5 80X86与存储器的连接 一、8086存储器P172图4-5-1

1．8086的总线信号与存储器的连接。将存储

器分成偶数地址和奇数地址的两个存储 体（各512KB）：

*偶数地址存储体的数据线与数据总线 D7～D0相连，

*奇数地址存储体的数据线与数据总线 D15～D8相连。

*地址总线使用A19～A1。

A0作为偶数地址存储体的锁存允许信号。 A0和BHE分别作为偶地址存储体和奇地址

存储体的选通信号，可分别存取低8位或高8位的数据。

4

10

14

6

一、80386与80486存储器（见图4-5-3 连接方式。）

1．80386、80486存储器系统是由4个存储体构成的，每个存储体的空间为1GB。 2．选择存储体由BE3、BE2、BE1和BE0信号控制。 3．如果在一个总线周期中

*完成的是32位数据存取，那么4个存储体都被同时选中；

*完成的是16位数据存取，则选中2个存储体(通常使用BE3和BE2或BE1和BE0选中； *完成的是8位数据存取，那只有一个存储体被选中。 图4-5-2 32位微机存储器接口 图4-5-3 32位存储体写选通信号

*存储体的选择BE0～BE3信号由CPU直接提供。

2． A0、A1用来产生存储体的允许信号，不作地址译码使用

3．每个存储体都要有一个写通信号（与80386SX一样）每个存储体的写选通信号，

由MWTC和BE0～BE7一起产生。如图4-5-3所示。

二、Pentium与Pentium Pro存储器（见图4-5-4 片选连接图，）

1．它由8×8GB的存储体构成，均具有64位的数据总线。因此，需要8个存储体，这与32位微机

的存储系统很相似。如Pentium Pro存储器，可以由8X8GB的存储体构成。

2．的地址线A3～A0被忽略。BE7～BE0存储体允许信号与地址总线的A8～A15复用。 图4-5-4 Pentium存储体写选通信号

7

四、RAM存储器件的备份电源 (p174) 1．在短时间掉电的场合,可使用电池作 为备份电源。是一种存储器保护技术 2．工作原理： *正常情况下，由稳压电源对存储器供电。 备份电源的额定电压值低于Vcc时， 二极管D1导通、D2截止。

*当掉电时，电容C开始放电，Vcc降低， 当低于电池电压时，D2导通开始由电池 供电。

*掉电解除，稳压电源恢复正常；D2截止。

同时充电电路对电池充电，使其达到额 图4-5-6 备份电源系统原理图 定电压值和容量。

P179/24

*用1K×8位（L×K）RAM芯片构成4K×16位（M×N）的存储器所需的芯片数： （M/L）×（N/K）=（4/1）×（16/8）=8块

*构成4K×16位（M×N）的存储器分组=8/2=4（组），每组用并联方式连接 *存储器的地址分配：由A0、A11通过译码器编码为：

第一组，0000H-3FFFH 第二组，4000H-7FFFH 第三组，8000H-BFFFH 第四组，C000H-FFFFH *与8086C连接的存储器示意图：

8

本文来源：https://www.bwwdw.com/article/szpv.html