基于DSP 的多路数据采集系统的设计与实现

基于DSP的系统设计 的小论文

题目：基于DSP 的多路数据采集系统的设计与实现

作者：陆广平，卜迎春

文章编号：1000-7024 (2010) 20-4368-04

摘要：根据设计要求提出系统总体设计方案，系统采用高速 A/D 转换器和 DSP 芯片，设计出多路数据采集系统的硬件电路，结合相关的软件，对采集的数据处理后用 CCS5000 在计算机上实时显示数据处理后的多通道波形图。实验结果表明，该系统工作稳定，实现了对不同采集信号的实时处理，根据输出要求的不同设计对应的程序，因此可以在工业生产过程中使用该系统。

关键字：数字信号处理器; 数据采集系统; 模数转换芯片; 实时数据处理; 闪存提出问题：

数据采集系统首要任务是将传感器采集到的信号调理后进行模数转换，而数据采集是获取信息的重要手段，在生产过程、科学研究等领域中发挥着及其重要的作用，由于现代工业生产和科学研究对数据采集的要求日益提高，在瞬态信号测量、图像处理等一些高速、高精度的测量中，信号的幅值和频是迫切需要解决的实际问题，高速多通道 A/D 转换芯片的出现，为高速数据采集提供了有力的基础。

解决方案：

1. 多路数据采集系统硬件电路设计

利用TMS320VC5416 实现多路数据采集的硬件电路如图2 所示[5-6]，图 2 中AM29LV800 以及 74LVTH16245 的数据线D0~D15直接与 TMS320VC5416 的数据线 D0~D15相连；AM29LV800的地址线A0~A18直接与TMS320VC5416的地址线A0~A18相连；ADS7864Y 的通道选择线接 TMS320VC5416 的 A0~A2。R/W是TMS320VC5416 的外部设备读/写控制线，它用来对外部存储器及数据进行读/写操作。将 TMS320VC5416 的 HPIENA 接地使 HPI 功能被禁止，此时 HD0~HD7为可编程的通用 I/O，复位时，DSP 采 样 HPIENA 以 决 定 HPI 是 否 使 能。利 用TMS320VC5416 的 HD0~HD7来控制AM29LV800、ADS7864Y的片选信号以及选通 74LVTH16245 的 OE1、OE2、T/R1、T/R2信号。TMS320VC5416 的握手信号 XF 与 ADS7864Y 的 相连。TMS320VC5416 采用双电源供电，内核电源是 1.6V，接口电源是 3.3V，所以与 TMS320VC5416 连接的器件最好选用供电电源为 3.3V 的器件[7]。74LVTH16245 就是一款 3.3V 供电的器件，因而大大简化了硬件接口电路的连接。TLC2274 的 1IN+、2IN+、3IN+、4IN+分别作为四路模拟信号的输入端 AIN

3、AIN4、AIN1、AIN2，四路模拟信号经过放大后从 1OUT、2OUT、3OUT、4OUT 输出后分别进入 ADS7864Y 的B0-、B1+、C0-、C1+，当 管脚为低时对此四路模拟信号进行同步模数转换，转换结束后当 、 为低电平时16 位数据DB0~DB15进入收发器74LVTH1624的B0~B1然后从 A0~15进TMS320VC5416 的 D0~D15进行数据处理。数据被临时存放在DRAM 的从 2000h 开始的地址单元中，处理结束后数据被放在 DRAM 的从 4000h 开始的地址单元中。通过 CCS 开发环境可以在计算机上显示四路波形信号。ADS7864Y 的 CLOCK 管脚接入一个 fCLK= 8MHz 的有源晶振，其 fSAMPLE= 500kHz。TMS320VC5416 的 X1、X2管脚之间接入一个 16MHz的晶振使DSP芯片的内部振荡器工作，同时将TMS320VC5416 芯片的 CLKMD1、CLKMD2、CLKMD3通过10K 的电阻接 3.3V 电压，使内部振荡器的频率除以 2。另外，为 TMS320VC5416 外

基于DSP的系统设计 的小论文

接了一个 8M 的存储器，以防止 DSP 芯片实时处理大量的数据时其内部存储空间不够。

2多路数据采集系统软件设计

2.1定时器的设置

片内定时器是一个可编程的定时器[8]，它由 3 个寄存器组成，分别为 TIM(定时器寄存器)、PRD(定时器周期寄存器) 和TCR(定时器控制寄存器)。片内定时器是软件可编程的，用于周期性地产生中断和周期输出，TINT(定时器中断) 频率可由公式(1)计算式中：tc(c)——CPU时钟周期，PRD——定时器周期值，TDDR— —定时器分频系数。

2.2数据采集系统程序设计

A/D 转换相对于计算机来说是一个较为缓慢的过程。一般采用中断方式启动转换或保存结果，这样在 CPU 忙于其它工作时可以少占用处理时间。设计转换程序应首先考虑处理过程如何与 A/D 转换的时间相匹配，根据实际需要选择适当的触发转换的手段，也要能及时保存结果。由于 ADS7864Y 芯片内的 A/D 转换精度是 12 位的，转换结果的低 12 位为所需的数据值，所以在保留时应将结果的高4 位去除，取出低 12 位有效数字。

系统程序采用中断程序设计，定时器设置采样时间为15.625KHz(64 微妙)，采样通道设置为 B0-、B1+、C0-、C1+。系统的程序流程图如图 3 所示。

由于系统的时钟频率为 8MHz，根据定时器的公式 = 时钟周期 (TDDR+1) (PRD+1)。

选择合适的参数得出采样周期：

15.6525KHz(64us)。

即定时器设置采样时间为

基于DSP的系统设计 的小论文

转换数据的保存区，从数据区 4000H 开始保存四路通道转换后的结果，如图 4(a)所示，通过 CCS5000 的开发界面，在计算机上可实时显示四路数据采集后的波形，由于四路信号源的电压范围是 0 3.3V，而A/D电压转换范围为 0 5V，对于图 4(a)的三角波信号由于其大部分在 X 轴的上方，峰值分别为 1931351。所以，只需将三角波波形向下移 755(0 2F3)即可使波形关于 X 轴对称对于图 4(a) 的正弦波信号由于其大部分在 X 轴的下方，峰值分别为 364、 1880。所以，只需将正弦波波形向上移 758(0 2F6)即可使波形关于 X 轴对称，处理后的对应波形如图 4(b) 所示，所以只是将转换结果简单处理使图形完全对称。如果将输入的正弦信号加高频干扰信号，设计合适的FIR低通滤波器，系统采集处理后通过算法可以将高频信号滤除；如果将输入的高频信号加低频干扰信号，设计合适的 FIR 高通滤波器，系统同样可以加低频的信号滤除，如图 5 所示。

通过图 5 可看出输入的信号通过设计好的硬件电路，只要将采集到的数据经过相对应的处理程序，就可以得到处理后所需的波形，从时域上看，原始波形上的不规则毛刺得到了平滑，从频域上看低通滤波滤除了高频部分，高通滤波滤除了低频部分，系统硬件实现比较简单，只需根据要求编制不同的软件就可以实现采集处理的波形。

优点：基于 DSP 的多路数据采集系统，根据设计要求合理选择 DSP 和 A/D 芯片，详细地介绍了数据采集系统的软硬件设计方法，利用 DSP 芯片内部的数字接口，将DSP 技术应用于高速数据采集，对四路模拟信号同时采集，采集后的信号进行实时处理，将采集到的大量信号高速可靠地传给主控计算机以作进一步的分析处理，然后在计算机上实时显示四路数据处理前后的数据和波形，系统采用高速 A/D芯片提高了系统的高速数据的实时采集和实时数据处理的能力。

本文来源：https://www.bwwdw.com/article/skii.html