杭电数电课内实验

数字逻辑电路 课内仿真实验

第六章 QuartusII原理图设计初步

一、实验目的：初步了解学习使用Quartus||软件进行电路自动化设计。 二、实验仪器：Quartus||软件。 三、实验内容：

6-1 用Quartus||库中的宏功能模块74138和与非门实现指定逻辑函数

按照6.3节和6.4节的流程，使用Quartus||完整图6-2电路的设计，包括：创建工程，在原理图编辑窗中绘制此电路，全程编译，对设计进行时序仿真，根据仿真波形说明此电路的功能，引脚锁定编译，编程下载于FPGA中进行硬件测试。最后完成实验报告。 1、原理图

2、波形设置

3、仿真波形

6-2 用两片7485设计一个8位比较器

用两片4位二进制数值比较器7485串联扩展为8位比较器，使用Quartus||完成全部设计和测试，包括创建工程、编辑电路图、全程编译、时序仿真及说明此电路的功能、引脚锁定、编程下载，进行硬件测试。最后完成实验报告。

1、 原理图

2、 波形设置

3、 波形仿真

6-3 设计8位串行进位加法器

首先根据图4-33，用半加器设计一个全加器元件，然后根据图4-34，在顶层设计中用8个1位全加器构成8位串行进位加法器。给出时序仿真波形并说明之，引脚锁

定编译，编程下载于FPGA中进行硬件测试，最后完成实验报告，讨论这个加法器的工作速度。 1、 原理图：

半加器

1位全加器

8位串行进位全加器

集成后的8位串行进位全加器

2、波形设置

本文来源：https://www.bwwdw.com/article/shot.html