锁相技术-信息094

课程设计

锁相技术课程论文

论文题目：基于锁相环设计的频率合成器

专 业：信息类

班 级：信息094班

学 号：200900484425

姓 名：马记阳

指导教师：魏平俊

2012年5月

课程设计

基于锁相环设计的频率合成器

信息094 马记阳

摘 要 锁相技术是专门研究系统相位的技术。由于它的环路结构简单，性能

良好，在许多新型电子设备，得到广泛的应用。在此频率合成器中，采用锁相环

技术，通过鉴相，实现同步。此频率合成器由锁相集成芯片CD4046和一个四位

二进制计数芯片74LS191实现输入频率的分频和倍频，VCOOUT输出结果由数码

管显示。并且基于Proteus软件仿真实现。

关键词： 锁相环 倍频器 频率合成 计数器

1 绪论

在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度

要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。

但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果

采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广

的振荡频率范围以外，其频率的稳定度也很高。

锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。用

锁相环实现的频率合成器既有频率稳定度高又有改换频率方便的优点。能实现输

出频率N倍于输入频率(fo=N fi)，且在一定频率范围内其输出信号的稳定度完

全跟踪输入信号。只要是基准频率的整数倍，便可以得到各种频率的输出。

2 锁相环技术

2.1 锁相环工作原理

锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控

制闭环系统叫做锁相环，简

称PLL。它广泛应用于广播通

信、频率合成、自动控制及

时钟同步等技术领域。锁相

环主要由相位比较器（PC）、

压控振荡器（VCO）。 图2.1 锁相环的组成框图

课程设计

低通滤波器三部分组成，锁相环的组成框图如图2.1所示。

压控振荡器的输出Uo 接至相位比较器的一个输入端，其输出频率的高低由

低通滤波器上建立起来的平均电压Ud 大小决定。施加于相位比较器另一个输入

端的外部输入信号Ui 与来自压控振荡器的输出信号Uo 相比较，比较结果产生的

误差输出电压UΨ 正比于Ui 和Uo 两个信号的相位差，经过低通滤波器滤除高频

分量后，得到一个平均值电压Ud。这个平均值电压Ud 朝着减小VCO 输出频率和

输入频率之差的方向变化，直至VCO 输出频率和输入信号频率获得一致。这时两

个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

当锁相环入锁时，它还具有“捕捉”信号的能力，VCO 可在某一范围内自动

跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相

环能捕捉到输人信号频率，并强迫VCO 锁定在这个频率上。锁相环应用非常灵

活，如果输入信号频率f1 不等于VCO 输出信号频率f2，而要求两者保持一定

的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同

工作的需要。

2.2 锁相环CD4046芯片介绍

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁

相环，CD4046 是通用的CMOS 锁相环集成电路，其特点是电源电压范围宽（为3V

－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0 为10kHz下功耗

仅为600μW，属微功耗器件。图2.2 是CD4046 的引脚排列，采用 16 脚双列直

插式，各引脚功能为：1 脚相位输出端，环路人锁时为高电平，环路失锁时为低

电平；2 脚相位比较器Ⅰ的输出端；3 脚比较信号

输入端；4 脚压控振荡器输出端；5 脚禁止端，高

电平时禁止，低电平时允许压控振荡器工作；6、7

脚外接振荡电容；8、16 脚电源的负端和正端；9 脚

压控振荡器的控制端；10 脚解调输出端，用于FM

解调；11、12 脚外接振荡电阻；13 脚相位比较器

Ⅱ的输出端；14 脚信号输入端；15 脚内部独立的

齐纳稳压管负极。

图2.2 CD4046引脚排列图

课程设计

图2.3 是CD4046 内部电路原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡

器（VCO）、线性放大器、源跟随器、整形电路等部分构成。比较器Ⅰ采用异或

门结构，当两个输人端信号Ui、Uo 的电平状态相异时（即一个高电平，一个为

低电平），输出端信号UΨ 为高电平；反之，Ui、Uo 电平状态相同时（即两个

均为高，或均为低电平），UΨ 输

出为低电平。当Ui、Uo 的相位

差Δφ 在0°-180°范围内变

化时，UΨ 的脉冲宽度m 亦随之

改变，即占空比亦在改变。从比

较器Ⅰ的输入和输出信号的波

形（如图2.4 所示）可知，其输

出信号的频率等于输入信号频

率的两倍，并且与两个输入信号

之间的中心频率保持90°相移。

从图中还可知，fout 不一定是

对称波形。对相位比较器Ⅰ，它

要求Ui、Uo 的占空比均为 图2.3 CD4046 内部电路原理框图

50％（即方波），这样才能使锁定范围为最大。

对相位比较器Ⅱ而言，当14 脚的输入信号比3 脚的比较信号频率低时，输

出为逻辑“0”；反之则输出逻辑“1”。如果两信号的频率相同而相位不同，当

输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前

时则输出为负脉冲。在这两种情况下，从1 脚都有与上述正、负脉冲宽度相同的

负脉冲产生。从相位比较器Ⅱ输出的正、负脉冲的宽度均等于两个输入脉冲上升

沿之间的相位差。而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输

出为高阻态，则1 脚输出高电平。上述波形如图2.5 所示。由此可见，从1脚输

出信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了。

课程设计

图2.4 相位比较器Ⅰ工作波形图 图2.5 比较器Ⅱ的输入和输出信号波形

CD4046 锁相环采用的是RC 型压控振荡器，必须外接电容C1 和电阻R1 作为

充放电元件。当PLL 对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。

由于VCO 是一个电流控制振荡器，对定时电容C1 的充电电流与从9 脚输入的控

制电压成正比，使VCO 的振荡频率亦正比于该控制电压。当VCO 控制电压为0 时，

其输出频率最低；当输入控制电压等于电源电压VDD 时，输出频率则线性地增大

到最高输出频率。VCO 振荡频率的范围由R1、R2 和C1 决定。由于它的充电和放

电都由同一个电容C1 完成，故它的输出波形是对称方波。一般规定CD4046

的最高频率为1。2MHz(VDD=15V），若VDD<15V，则fmax 要降低一些。

CD4046 内部还有线性放大器和整形电路，可将14 脚输入的100mV 左右的微

弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1 的放大

器，VCO 的输出电压经源跟踪器至10 脚作FM 解调用。齐纳二极管可单独使用，

其稳压值为5V，若与TTL 电路匹配时，可用作辅助电源。

综上所述，CD4046 工作原理如下：输入信号 Ui 从14 脚输入后，经放大器

A1 进行放大、整形后加到相位比较器Ⅰ,Ⅱ的输入端，图3 开关K 拨至2 脚，则

比较器Ⅰ将从3 脚输入的比较信号Uo 与输入信号Ui 作相位比较，从相位比较器

输出的误差电压UΨ 则反映出两者的相位差。

UΨ 经R3、R4 及C2 滤波后得到一控制电压Ud

加至压控振荡器VCO 的输入端9 脚，调整VCO

的振荡频率f2，使f2 迅速逼近信号频率f1。

VCO 的输出又经除法器再进入相位比较器I,

继续与Ui 进行相位比较，最后使得f2＝f1，

两者的相位差为一定值，实现了相位锁定。若

开关K 拨至13 脚，则相位比较器Ⅱ工作， 图2.6 CD4046组成的方波发生器

课程设计

过程与上述相同，不再赘述。下面介绍CD4046 典型应用电路。

图2.6 是用CD4046 的VCO 组成的方波发生器，当其9 脚输入端固定接电源

时，电路即起基本方波振荡器的作用。振荡器的充、放电电容C1 接在6 脚与7 脚

之间，调节电阻R1 阻值即可调整振荡器振荡频率，振荡方波信号从4 脚输出。

按图示数值，振荡频率变化范围在20Hz至2kHz。

图2.7是用CD4046 与BCD 加法计数器CD4518 构成的100 倍频电路。刚开机

时，f2 可能不等于f1，假定f2<f1，此时相位比较器Ⅱ输UΨ 为高电平，经滤波

后Ud 逐渐升高使VCO 输出频率f2 迅速

上升，f2 增大值至 f2=f1，如果此时 Ui

滞后 U0，则相位比较器Ⅱ输出UΨ 为低

电平。UΨ 经滤波后得到的Ud 信号开始

下降，这就迫使VCO 对f2 进行微调，最

后达到f2/N=f1，并且f2 与f1 的相位差

Δφ=0°，进入锁定状态。如果此后f1 又

发生变化，锁相环能再次捕获f1，使f2 与

f1 相位锁定。

图2.7 100倍频电路

3 基于锁相环技术的倍频器

3.1 HS191芯片介绍

在数字逻辑系统中，使用最多的时序电路要算计数器了。它是一种对输入脉

冲信号进行计数的时序逻辑部件。典型的中规模集成电路计数器74LS191是一个

四位同步二进制加/减计数器。其计数脉冲接到计数器所有触发器的CP输入端。

应翻转的触发器是同时翻转计数的，同时74LS191也称为可逆计数器，它既可作

加运算，又可作减运算，当然可逆计数器不可能同时作两种运算，它是在加减控

制信号的作用下，某一时刻作加运算或作减运算。图3.1为HS191的引脚分布图。

课程设计

引脚说明：①当S=0, LD=1时，电路处于计数状态；②若U/D=0时，计数器74LS191

作加法计数；若U/D=1时， 计数器

74LS191作减法计数；③当LD=0时，

电路处于预置数状态，D0至D3的数据

立刻被置入F0至F3中，而不受时钟输

入信号CP1的控制；④S是使能控制

端，当S=1时，T0至T3全部为0，这时

F0至F3保持不变；⑤当作加法计数时

U/D=0，且QAQBQCQD=1111时，C/B=1有

进位输出；在减法计数时U/D=1，

QAQBQCQD=0000时，C/B=1有借位输出。 图3.1 74LS191引脚排列图

74LS191的功能真值表如表3.1所示。

表3.1 74LS191的功能真值表

3.2 基于锁相环技术的倍频器的设计

频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频

率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是

一致的。在通信、雷达、测控、仪器表等电子系统中有广泛的应用，频率合成器

有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，

前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频

率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构

简单，成本低。并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。

3.2.1 工作原理

在现代电子技术中，为了得到高精度的振荡频率，通常采用石英晶体振荡器。但

石英晶体振荡器的频率不容易改变，利用锁相环、倍频、分频等频率合成技术，

课程设计

可以获得多频率、高稳定的

振荡信号输出。输出信号频

率比晶振信号频率大的称为

锁相倍频器电路；输出信号

频率比晶振信号频率小的称为锁相分频器电路。锁相倍频电路组成框图如图3.3

所示。 图3.3 锁相倍频电路组成框图

锁相环路对稳定度的参考振动器锁定，环内串接四位二进制加/减计数器

74LS191，可以用计数器来分频。通过改变分频器的分配比N(1~15)，从而就得

到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，输入到锁相环的

相位比较器（PC）。锁相环的VCO输出信号经分频器（N分频）后输入到PC的

另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1=f2/N故 f2=N*f1，

其中 f1为晶体振荡器输出的基准频率。当N变化时，就可以得到一系列的输出

频率f2。

3.2.2 Proteus软件仿真

图3.4 Proteus软件仿真结果

电路图说明： CD4046的6脚和7脚之间的电容C1，以及11、12管脚的电阻R1、R4

决定了压控振荡器的输出频率，而C2，R2，R3则决定了锁相环锁定时间；74LS191

的拨码开关则用来控制所设计的倍频器的倍频数N，两个频率计则分别用来显示

输入信号的频率和压控振荡器的输出频率，也就是N倍于输入信号的频率。

课程设计

⑴ 输入频率为1000HZ，倍频器的计数值为3时，锁相环的输出频率为3000HZ，运行结果如图3.5所示。

图3.5 输入频率为1KHz，倍频数为3时的运行结果

⑵ 输入频率为100HZ，倍频器的计数值为12时，锁相环的输出频率为1200HZ， 运行结果如图3.6所示。

图3.6 输入频率为100Hz，倍频数为12时的运行结果

3.2.3 锁相环参数设计

本设计中，N可变。基准频率f1设定在10Hz-1000Hz连续可调，拨动74LS191的拨码开关用来改变N值，使N=1-15，则可产生f2=10Hz-15KHz的频率范围。

课程设计

锁相环CD4046B的频率锁定范围取决于器件外围的电阻R1、R4及电容C1。R2和C2则构成了锁相环CD4046B的外接低通滤波器。如果不需R4的补偿，即R2为无穷大时，锁相环的输出频率范围为从零到最高输出频率fomax，那么 fomax=1/(R1(C1+32pF))，此时fomin=0。在特定的使用状态下，若要限制锁相环的输出频率范围，可通过R2的补偿作用来实现。锁相环输出频率fo的估算式为： fo=1/8*C1*((V1-VGS)/R1+(VDD-2*VTP)/R4)

这里，V1为锁相环压控振荡器的输入信号(即CD4046脚9的电平)，其幅值正比于基准电压方波信号和锁相环比较信号之间的相位差；VGS和VTP分别为锁相环内部MOS管的栅-源极压降和栅极的开启阈值电平；VDD为锁相环工作电压即为5V。根据题意要求，我们将R1设置为10KΩ,设置R4为150KΩ,C1设置为1000pF。

4 结语

此频率合成器电路简单，易于实现，在实际中得到广泛的应用。锁相环是一门很重要的技术，老师和一些工作的朋友都曾说过，尽管我们在课堂学到的内容很有限，但在以后的学习中锁相环还需要好好的深入研究和学习，最后感谢老师对我们的精心指导和帮助，感谢同学们对我的帮助。

参考文献

[1]罗国新.集成电路电路应用设计.福州：福建科学技术出版社，2004

[2]武秀玲.高频电子线路.西安：西安电子科技大学出版社，1995

[3]刘顺英,昂秀芬.锁相环原理、设计及其应用.北京：人民邮电出版社,1988

[4]樊昌信,张甫翊,徐炳祥.通信原理.北京：国防工业出版社，2001

[5]张厥盛，曹丽娜.锁相与频率合成技术.成都：电子科技大学出版社，1995

[6] 王福昌,鲁昆生.锁相技术.武汉：华中科技大学出版社,1997

本文来源：https://www.bwwdw.com/article/sfue.html