计算机组成原理复习题

复习题

一、填空题

1、CPU与外设之间的数据传送方式有程序控制方式、 和 三种方式 。 [ 答案 ]中断方式；DMA方式

2、在中断服务程序中，进行中断处理之前，应先 ，才允许中断嵌套，只有

中断优先级 的中断源请求中断，才能被响应。 [ 答案 ]开中断，更高 3、一存储器芯片有13条地址引脚、8条数据引脚，请问该存储器芯片内有 个字节

单元。[ 答案 ]8K

4、某种存储器芯片有12条地址引脚、4条数据引脚，若要利用此类芯为某系统扩展16K*8

位存储器，请问需要 片这样的存储器芯片。[ 答案 ]8 5、具有电可擦除的只读存储器是________。[ 答案 ]E2PROM

6、假定某数x=－1001010B，在计算机内部的表示为10110110，则该数所用的编码方法是___________。[ 答案 ]补码

7、在计算机系统中，多个系统部件之间信息传送的公共通路称为________。就其所传送的信息的性质而言，在公共通路上传送的信息包括________、_________和_________信息。[ 答案 ]总线；数据；地址；控制

8、用二进制代码表示的计算机语言称为______________，用助记符编写的语言称为_________________。[ 答案 ]机器语言；汇编语言

9、三级存储器系统是指_________、__________、__________这三级。[ 答案 ]高速缓存；内存；外存

10、一般而言，CPU至少有____________、_____________、________________、________________、________________和累加器六个寄存器。[ 答案 ]程序计数器（PC）；指令寄存器（IR）；地址寄存器（MAR）；数据缓冲寄存器（MDR）；程序状态字寄存器（PSW） 11、只读存储器ROM可分为__________、_________、__________和__________四种。[ 答案 ]ROM，PROM，EPROM，E2PROM 12、单处理器系统中的总线可以分为三类：CPU内部连接各寄存器及运算部件之间的总线称为____________；中、低速I/O设备之间相互连接的总线称为 _______________；同一台计算机系统内的高速功能部件之间相互连接的总线称为___________________。[ 答案 ]内部总线，I/O总线，系统总线

13、设有7位信息码0110101，则低位增设偶校验位后的代码为____________，而则低位增设奇校验位后的代码为____________。[ 答案 ]01101010，01101011

14、微机系统中，I/O端口的编址方式有 编址和 编址两种。[ 答案 ]单独，统一

15、冯·诺依曼型计算机的工作原理是______________并按_________顺序执行，这也是CPU_____________工作的关键。[ 答案 ]存储程序，地址、自动化

16、假定T表示一级门延迟，一个异或门的延迟为3T，不考虑线延迟，则8位全先行进位加法器的关键路径延迟为____________。[ 答案 ]6T 17、生成多项式G(X)=X4+X1+X0对应的二进制编码为___________，以此多项式进行CRC编码，其校验位的位数是__________位。[ 答案 ]10011，4

18、影响并行加法器速度的关键因素是______________。[ 答案 ]进位信号的传递问题 19、两个BCD 码相加，当结果大于9时，修正的方法是将结果__________，并产生进位输出。[ 答案 ]加上6

20、计算机中的存储器是用来存放______________的，随机访问存储器的访问速度与________无关。[ 答案 ]程序和数据，存储位置

21、主存储器的性能指标主要是________、____________、存储周期和存储器带宽。[ 答案 ]存储容量，存储时间

22、表示存储器容量时KB=___________，MB=___________；表示硬盘容量时KB=___________，

10203

MB=___________。[ 答案 ]2字节，2字节，10字节，106字节

23、指令编码中，操作码用来指定_______________，n位操作码最多可以表示___________条指令。[ 答案 ]操作的类型，2n

24、寄存器间接寻址方式指令中，给出的是___________所在的寄存器号。[ 答案 ]操作数地址

25、指令系统是计算机硬件所能识别的，它是计算机_____________之间的接口。[ 答案 ]软件和硬件

26、目前的CPU包括________、__________、cache和总线。[ 答案 ]运算器、控制器 27、在程序执行过程中，控制器控制计算机的运行总是处于____________、分析指令和___________的循环之中。[ 答案 ]取指令，执行指令

28、顺序执行时PC的值_____________，遇到转移和调用指令时，后继指令的地址（即PC的内容）是从指令寄存器中的______________取得的。[ 答案 ]自动加1，地址字段

29、控制器在生成各种控制信号时，必须按照一定的___________进行，以便对各种操作实施时间上的控制。[ 答案 ]时序

30、微控制器的核心部件是存储微程序的_______________，它一般由___________构成。[ 答案 ]CM，只读存储器

31、任何指令周期的第一步必定是___________周期。[ 答案 ]取指

32、 在同一微周期中______________的微命令，称之为互斥的微命令；在同一微周期中______________的微命令，称之为相容的微命令；显然，__________________不能放在一起译码。[ 答案 ]不可能同时出现，可以同时出现，相容的微命令 33、单处理器系统中的总线可以分为三类：CPU内部连接各寄存器及运算部件之间的总线称为________________；中、低速I/O设备之间相互连接的总线称为_______________；同一台计算机系统内的高速功能部件之间相互连接的总线称为____________________。【12题】 34、码值80H：若表示真值0，则为__________；若表示－128，则为__________；若表示－127，则为________；若表示真值－0，则为__________。[ 答案 ] 移码，补码，反码，原码；

35、在浮点加减运算中，主要的操作内容及步骤是_________、____________、__________。[ 答案 ]对阶、尾数加减、结果规格化

36、微指令分成___________和 __________两类，__________微指令可以同时执行若干个微操作，所以执行指令的速度比____________微指令快。[ 答案 ]水平，垂直，水平，垂直；

37、同步方式下，总线操作有固定的时序，设备之间_________应答信号，数据的传输在______的时钟信号控制下进行。[ 答案 ]没有，一个公共 38、总线控制主要解决____________问题。集中式仲裁有____________、________________、和________________________。[ 答案 ]总线的使用权，串行链接方式，计数器定时查询方式，独立请求方式

39、设机器字长为8位，－1的补码用定点整数表示时为_______________，用定点小数表示时为________________。[ 答案 ]11111111，1.0000000； 40、输入设备和输出设备统称为_________，通常通过_____________与主机相连。[ 答案 ]外设，输入/输出接口

41、广泛使用的________和________都是半导体__________存储器。前者的速度比后者快，但__________不如后者高，它们的共同缺点是断电后________保存信息。[ 答案 ]SRAM，DRAM，随机读写，集成度，不能 二、单选题

1、在原码不恢复余数除法中，（ B ）。

A、余数为正商0 B、余数为正商1 C、余数与除数同号商0 D、余数与除数异号商1 2、在补码不恢复余数除法中，（ C ）。

A、余数为正商0 B、余数为正商1 C、余数与除数同号商1 D、余数与除数异号商1

3、计算机中的所有信息都以二进制表示的原因是（ D ）。

A、信息处理方便 B、运算速度快

C、节约元器件 D、物理器件特性所致 4、引入八进制和十六进制的目的是（ D ）。

A、节约元件 B、实现方便 C、可以表示更大范围的数

D、用于等价地表示二进制，便于阅读和书写 5、减少指令中地址个数的办法是采用（ D ）。

A、寄存器寻址 B、寄存器间接寻址 C、变址寻址 D、隐地址

6、下列编码中，零的表示形式是唯一的编码是（ C ）。

A、反码 B、原码

C、补码 D、原码和补码

7、在下列存储器中，按随机存取方式工作的存储器是（ A ）。

A、主存 B、光盘 C、磁盘 D、磁带

8、动态RAM利用（ A ）。

A、电容存储信息 B、触发器存储信息 C、门电路存储信息 D、寄存器存储信息 9、在下列有关补码和移码关系的叙述中，错误的是（ B ）。

A、相同位数的补码和移码表示具有相同的表数范围 B、零的补码和移码表示相同

C、同一个数的补码和移码表示，其数值部分相同，而符号位相反 D、一般用移码表示浮点数的阶，而补码表示定点整数

10、计算机内部的带符号数大多用补码表示，以下是一些关于补码特点的叙述：

①零的表示是唯一的

②符号位可以和数值部分一起参加运算 ③和其真值的对应关系简单、直观 ④减法可用加法来实现

以上叙述中，哪些选项是补码表示的特点？（ D ）

A、①、② B、①、③ C、①、②、③ D、①、②、④ 11、在浮点加减运算中,对阶的原则是（ B ）。

A、大阶向小阶对齐 B、小阶向大阶对齐 C、被加数向加数对齐 D、加数向被加数对齐 12、键盘接口通常采用（ D ）。

A、直接程序传送接口 B、程序查询接口 C、DMA接口 D、中断接口 13、CPU响应中断请求是在（ C ）。

A、一个时钟周期结束时 B、一个总线周期结束时 C、一条指令结束时 D、一段程序结束时 14、设寄存器位数为8位，机器数采用补码形式（含一位符号位），则十进制数-26存放在寄存器中的内容为（ C ）

A、26H B、9BH C、E6H D、5AH 15、微程序存放在（ B ）。

A、主存中 B、CM中 C、堆栈中 D、磁盘中 16、DMA传送通常在（ B ）。

A、外设与CPU之间进行 B、外设与主存之间进行 C、外设与主机之间进行 D、外设与寄存器之间进行

17、CPU可以直接访问的存储器是（ B ）。

A、光盘 B、主存 C、磁盘 D、磁带

18、若浮点数尾数用补码表示，则下列数中为规格化尾数形式的是（ D ）

A、1.1100000B B、0.0111000B

C、0.0101000B D、1.0001000B

19、若浮点数尾数用原码表示，则下列数中为规格化尾数形式的是（ A ）

A、1.1100000B B、0.0111000

C、0.0101000B D、1.0001000B

20、用于表示浮点数阶码的编码通常是（ D ）

A、原码 B、补码 C、反码 D、移码 21、下面有关机器字长的叙述中，错误的是（ D ）

A、机器字长是指CPU中定点运算数据通路的宽度 B、机器字长一般与CPU中寄存器的位数有关 C、机器字长决定了数的表示范围和表示精度 D、机器字长对计算机硬件的造价没有影响

22、下面是关于计算机中存储容量单位的叙述，其中错误的是（ C ）

A、最小的计量单位为位（bit），表示一位“0”或“1” B、最基本的计量单位是字节（Byte），一个字节等于8b

C、一台计算机的编址单位、指令字长和数据字长都一样，且是字节的整数倍 D、主存容量为1KB，其含义是主存中能存放1024个字节的二进制信息

23、静态RAM利用（ B ）。

A 、电容存储信息 B、触发器存储信息 C、门电路存储信息 D、读电流存储信息 24、主设备通常指（ D ）。

A、发送信息的设备 B、接收信息的设备 C、主要的设备 D、掌握总线权的设备

25、假定下列字符编码中含有奇偶校验位，但没有发生数据错误，那么采用奇校验的字符编码是（ C ）。

A、01010011 B、01100110 C、10110000 D、00110101 26、假设某个需要校验的数据的长度为10位，采用CRC校验，若约定的生成多项式为X3+1，则对应的CRC码的位数是（ C ）。

A、3 B、4 C、13 D、14

27、假设要传送的数据信息为1110001B，若约定的生成多项式为G（X）=X3+1，则对应的CRC码为（ A ）。

A、1110001110B B、1110001010B C、1110001001B D、1110001101B

28、CPU响应DMA请求是在（ B ）。

A、一个时钟周期结束时 B、一个总线周期结束时 C、一条指令结束时 D、一段程序结束时 29、串行接口是指（ C ）。

A、接口与系统总线之间串行传送 B、接口的两侧串行传送

C、接口与外设之间串行传送 D、接口的内部串行传送

30、在大量数据传送中常用且有效的校验法是 ( D )。

A、海明码校验 B、偶校验 C、奇校验 D、CRC校验

31、CPU中能进行算术和逻辑运算的最基本运算部件是（ D ）。 A、多路选择器 B、移位器 C、加法器 D、ALU 32、ALU的核心部件是（ C ）

A、多路选择器 B、移位器

C、加法器 D、寄存器

33、某一DRAM芯片其容量为16K×1，除电源线、接地线和刷新线外，该芯片的最小引脚数目应为( B )。

A、16 B、12 C、18 D、11

34、由2K×4的芯片组成容量为4KB的存储器需要( B )片这样的存储芯片。

A、2 B、4 C、8 D、16

35、在独立编址方式下，下面的说法( C )是正确的。 A、一个具体地址只能对应输入/输出设备

B、一个具体地址只能对应内存单元

C、一个具体地址既可对应输入/输出设备，又可对应内存单元 D、只对应输入/输出设备或者只对应内存单元

36、在统一编址方式下，下面的说法( D )是正确的。 A、一个具体地址只能对应输入/输出设备

B、一个具体地址只能对应内存单元

C、一个具体地址既可对应输入/输出设备，又可对应内存单元 D、只对应输入/输出设备或者只对应内存单元 37、操作数在CPU中的寻址方式是（ A ）

A. 寄存器寻址 B. 寄存器间接寻址 C. 变址寻址 D. 基址寻址 38、计算机主存储器中存放信息的部件是（ C ）

A. 地址寄存器 B. 读写线路 C. 存储体 D. 地址译码线路 39、下列叙述错误的是（ C ）

A. 总线能够被多个部件使用 B. 多个部件能够在不同的时间使用总线 C. 总线只是一组连线，不包含控制电路 D. 并行总线一次可以传送多位二进制信息

40、目前制约计算机处理速度的主要因素是（ D ）

A. CPU的主频 B. 存储器的工作速度 C. I/O设备的工作速度 D. 总线的传输速度

41、在表示存储器容量时，1K×8表示（ C ）

A. 有1000个存储单元，每个单元为8bit B. 存储器中有8000个存储器单元 C. 有1k个存储器单元，每个单元可存一个字节 D. 访问时需要20位地址线 42、8位补码整数X的表示范围是（ B ）

A. -127≤X≤127 B. -128 ≤X≤127 C. -127

A. 小数点后的第1位数必为1 B. 小数点后第1位数比为0

C. 尾数的表示范围为1/2≤|M|＜1 D. 尾数的表示范围为1/2＜|M|＜1 44、单地址指令是指（ D ）

A.指令只需要一个操作数 B. 指令所需要的操作数从该地址开始的多个单元

C. 指令中提供的地址只是用于存放结果 D. 指令隐含提供了所需的其他操作数 45、假定指令地址码给出的是操作数本身，则该操作数采用的是（ A ）寻址方式 A、立即 B、直接 C、基址 D、相对 46、下列说法错误的是（ A ）

A. I/O接口与主存储器相连 B. I/O接口与I/O设备相连 相连 C. I/O接口与系统总线 D. I/O设备可以进行信息的转换 47、SP的内容是（ D ）

A. 堆栈的起始地址 B. 堆栈的底部 C. 堆栈的最大地址 D. 堆栈的顶部 48、下面有关半导体存储器组织的叙述中，错误的是（ D ）。

A、存储器的核心部分是存储体，由若干存储单元构成 B、存储单元由若干个存放0或1的存储元件构成 C、一个存储单元有一个编号，就是存储单元的地址 D、同一个存储器中，每个存储单元的宽度可以不同 49、堆栈的存取原则是（ B ）

A. 先进先出 B. 后进先出 C. 后进后出 D. 随机存取 50、计算机中不能通过编程访问的是（ A ）

A. 暂存器 B. 变址寄存器 C. 主存储器 D. 通用寄存器 51、PC寄存器的内容（ C ）

A. 总是自动增量计数 B. 发生转移时自动增量计数 C. 顺序执行时自动增量计数 D. 总是自动减量计数 52、下列情况不会发生溢出的是（ A ）

A. 正数与负数相加 B. 负数与负数相加 C. 正数减负数 D. 负数减正数 53、若SRAM芯片的容量为1024×4位，则地址和数据引脚的数目分别是（ A ）。

A、10,4 B、5,4 C、10,8 D、5,8

54、用双符号位来表示运算结果时，下列说法不正确的是（ B ）

A. 第1符号位表示结果的符号 B. 第2符号位表示结果的符号

C. 两个符号位相同表示没有发生溢出 D. 两个符号位不相同表示发生了溢出 55、下列几种存储器中，（ A ）是易失性存储器。

A、cache B、EPROM C、Flash Memory D、CD-ROM 56、下面有关半导体存储器的叙述中，错误的是（ A ）。

A、半导体存储器都采用随机存取方式进行读写 B、ROM芯片属于半导体随机存储器芯片

C、SRAM是半导体静态随机访问存储器，可用作cache D、DRAM是半导体动态随机访问存储器，可用作主存

57、通常采用行、列地址引脚复用的半导体存储器芯片是（ B ）。 A、SRAM B、DRAM C、EPROM D、 Flash Memory

58、地址总线A15(高位)～A0(低位)，用4K×4的存储芯片组成16KB存储器，则加至各存储芯片上的地址线是（ C ）。

A、A15～A0 B、A9～A0 C、A11~A0 D、A15~A4

59、在下述存储器中，允许随机访问的存储器是（ D ）。

A、磁带 B、磁盘 C、磁鼓 D、半导体存储器

60、在下列存储器中，存取时间的长短与信息所在的位置有关的是（ C ）。

A、主存 B、高速缓存 C、磁带 D、固存 61、磁表面存储器所记录的信息（ A ）。

A、能长期保存 B、不能长期保存

C、读出后，原存信息即被破坏 D、读出若干次后要重写 62、CPU可直接编程访问的存储器是（ A ）。

A、主存储器 B、虚拟存储器 C、磁盘存储器 D、磁带存储器

63、若CPU的地址线为16根，则能够直接访问的存储区最大容量为（ C ）。

A、1M B、640K C、64K D、384K 64、磁盘常采用（ C ）。

A、随机存取方式 B、顺序序存取方式 C、直接存取方式 D、只读不写方式 65、表示主存容量，通常以（ B ）为单位。

A、数据块数 B、字节数 C、扇区数 D、记录项数 66、在浮点运算中，左规操作是将（ B ）。

A、尾数增大，阶码增大 B、尾数增大，阶码减小 C、尾数减小，阶码增大 D、尾数减小，阶码减小 67、采用隐式I/O指令，是指用（ B ）实现I/O操作。

A、I/O指令 B、传送指令 C、通道指令 D、硬件自动 68、半导体存储器常采用（ D ）。

A、直接存取方式 B、顺序存取方式 C、半顺序存取方式 D、随机存取方式 69、下列数中最小的数是（ B ）。

A （1010010）2 B （00101000）BCD C （512）8 D（235）16

70、在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有溢出判断电路，它一般用（ C ）来实现

A 与非门 B 或非门 C 异或门 D 与或非门 71、立即寻址是指（ B ）

A 指令中直接给出操作数地址 B 指令中直接给出操作数 C 指令中间接给出操作数 D 指令中间接给出操作数地址

72、假定用若干16K×1位的存储器芯片组成一个64K×8位的存储器，芯片内各单元连续编址，则地址BFF0H所在的芯片的最小地址为（ C ）。 A、4000H B、6000H C、8000H D、A000H 73、输入输出指令的功能是（ C ） A、在主存与CPU之间进行数据传送 B、在主存与I/O端口之间进行数据传送

C、在CPU与I/O端口之间进行数据传送D、在I/O端口与I/O端口之间进行数据传送 74、某一SRAM芯片，其容量为1024×8位，除电源端和接地端外，连同片选和读/写信号该芯片引脚的最小数目为（ B ） A 23 B 20 C 17 D 19

75、在主存和CPU之间增加Cache的目的是（ C ）。 A 扩大主存的容量 B 增加CPU中通用寄存器的数量

C 解决CPU和主存之间的速度匹配 D 代替CPU中寄存器工作 76、计算机系统的输入输出接口是（ B ）之间的交接界面。 A CPU与存储器 B 主机与外围设备

C 存储器与外围设备 D CPU与系统总线

77、总线控制机构为解决N个部件使用总线时优先次序的裁决，集中式独立请求，需另外增加控制线根数为( B )。

A、3 B、2N+1 C、2+?log2N? D、N+2

78、假定指令地址码给出的是操作数的存储地址， 则该操作数采用的是（ B ）寻址方式。

A、立即 B、直接 C、基址 D、相对 79、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的是（ C ）寻址方式。

A、间接 B、直接 C、寄存器 D、寄存器间接 80、寄存器间接寻址方式的操作数存放在（ B ）中。

A、通用寄存器 B、存储单元 C、程序计数器 D、堆栈 81．计算机中表示地址时，采用( D ) A．原码； B．补码； C．反码； D．无符号数。

82．在CPU的寄存器中，___ B___对用户是完全透明的。 A．程序计数器； B．指令寄存器； C．状态寄存器； D．通用寄存器。 83．DMA接口__B____。

A．可以用于主存与主存之间的数据交换； B．内有中断机制； C．内有中断机制，可以处理异常情况； D．内无中断机制

84．直接寻址的无条件转移指令功能是将指令中的地址码送入___A___。 A．PC； B．地址寄存器； C．累加器； D．ALU。

85．三种集中式总线控制中，___A___方式对电路故障最敏感。

A．串行链接； B．计数器定时查询； C．独立请求； D．以上都不对。 86．以下叙述__A____是错误的。

A．一个更高级的中断请求一定可以中断另一个中断处理程序的执行； B．DMA和CPU必须分时使用总线； C．DMA的数据传送不需CPU控制； D．DMA中有中断机制。

87．零地址指令采用( B )。

A、立即寻址 B、堆栈寻址 C、间接寻址 D、 变址寻址 88．当采用双符号位时，发生溢出的特征是：双符号位为( B ) A、00 B、10 C、11 D、都不是 89、同步控制是( C )。

A、只适用于CPU控制的方式 B、只适用于外部设备控制的方式 C、由统一时序信号控制的方式 D、所有指令执行时间都相同的方式 90、下列陈述中，正确的是（ A ）。

A、程序中断过程是由硬件和中断服务程序共同完成的

B、每条指令的执行过程中，每个总线周期要检查一次有无中断请求 C、检测有无DMA请求，一般安排在一条指令执行过程的末尾 D、中断服务程序的最后一条指令是无条件转移指令

91、在补码一位乘法中，A补是累加和，X补是被乘数，Y补是乘数，当判断位YnYn+1=01时，执行的运算是( B )。

A、1/2（A补+Y补） B、1/2（A补+X补） C、1/2（A补－Y补） D、1/2（A补－X补）

92、字长12位，用定点补码规格化小数表示时，所能表示的正数范围是( C ) 。

-12-12-11-11

A、2～(1－2) B、2～(1－2)

C、1/2～(1－2-11) D、(1/2+2-11)～(1－2-11) 93、下列陈述中，正确的是( B )。

A、定点补码运算时，其符号位不参加运算。

B、浮点运算可由阶码运算和尾数运算两部分联合实现

C、浮点数的正负由阶码的正负符号决定

D、浮点数的尾数部分只进行乘法和除法运算 94、指令系统中采用不同寻址方式的目的主要是（D ）。

A、可直接访问外存 B、提供扩展操作码并降低指令译码难度

C、实现存储程序和程序控制 D、缩短指令长度，扩大寻址空间，提高编程灵活性 95、计算机操作的最小时间单位是 ( A )。

A、时钟周期 B、指令周期 C、CPU周期 D、微指令周期 96、下列说法中，错误的是 ( C )。

A、变址寻址时，有效数据存放在主存中 B、堆栈的工作原则是先进后出 C、堆栈指针SP的内容表示当前堆栈内所存储的数据个数 D、内存中指令的寻址和数据的寻址是交替进行的 97、CPU内通用寄存器的位数取决于( B )。 A、存储器字长 B、机器字长 C、指令的长度 D、CPU的管脚数

98、在采用 ( A )对设备进行编址情况下，不需要专门的I/O指令组。 A、统一编址法 B、单独编址法 C、两者都是 D、两者都不是

99、用移码表示浮点数的阶码，其好处是（ B ）。

A、便于求阶差 B、便于用比较电路比较阶的大小 C、提高运算精度 D、便于判别溢出 100、在定点数运算中产生溢出的原因是 ( C ) 。 A、参加运算的操作数超出了机器的表示范围 B、运算过程中最高位产生了进位或借位 C、运算的结果超出了机器的表示范围

D、寄存器的位数太少，不得不舍弃最低有效位

101、计算机的存储器采用分级存储体系的主要目的是（ D ）。 A、便于读/写数据 B、减小机箱的体积

C、便于系统升级 D、解决存储容量、价格和存取速度之间的矛盾

102、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用 ( C ）指定。

A、堆栈寻址方式 B、立即寻址方式 C、隐含寻址方式 D、间接寻址方式 103、在取指令之后，程序计数器中存放的是（ B ）。

A、当前指令的地址 B、不转移时下一条指令的地址 C、程序中指令的数量 D、指令的长度 104、下列陈述中，正确的是( A )。

A、具有专门输入/输出指令的计算机，外设可以单独编址 B、统一编址方法下，不可访问外设

C、访问存储器的指令，只能访问存储器，一定不能访问外设 D、只有输入/输出指令才可以访问外设

105、CPU取出一条指令并执行该指令的时间被称为（ D ）。 A、时钟周期 B、CPU周期 C、机器周期 D、指令周期

106、微型机系统中，主机和高速硬盘进行数据交换一般采用 ( B )。 A、程序中断控制方式 B、直接存储器存取（DMA）方式 C、程序直接控制方式 D、通道控制方式 107、下列陈述中，正确的是( D )。

A、CPU响应中断期间仍执行原程序

B、在中断过程中，若又有中断源提出中断，CPU立即响应 C、在中断响应中，保护断点、保护现场应由用户编程完成 D、在中断响应中，保护断点是由中断响应自动完成的

108、计算机系统的输入输出接口是（ B ）之间的交接界面。 A、CPU与存储器 B、主机与外围设备 C、存储器与外围设备 D、CPU与系统总线

109、假定一个同步总线的工作频率为33MHZ，总线中有32位数据线，每个总线时钟传输一次数据，则该总线的最大数据传输率为（ B ）。 A、66MB/s B、132MB/s C、528MB/s D、1056MB/s

110、CPU输出数据的速度远远高于打印机的打印速度。为解决这一矛盾，可采用（ C ）。

A、并行技术 B、通道技术 C、缓冲技术 D、虚拟技术 111、半导体EPROM中写入的内容，可以通过( A )擦除。 A、紫外线照射 B、电信号 C、口令 D、DOS命令

112、在存储器分层体系结构中，存储器速度从最快到最慢的排列顺序是（ D ）。 A、寄存器—主存—cache—辅存 B、寄存器—主存—辅存—cache C、寄存器—cache—辅存—主存 D、寄存器—cache—主存—辅存

113、程序查询方式 、中断方式和DMA方式的优先级排列次序为( D )。 A、程序查询方式 、中断方式、DMA方式 B、中断方式、程序查询方式 、DMA方式 C、DMA方式、程序查询方式 、中断方式 D、DMA方式、中断方式、程序查询方式 114、寄存器中的值有时是地址，有时是数据，它们在形式上没有差别，只有通过( C )才能识别它是数据还是地址。

A、寄存器编号 B、判别程序 C、指令操作码或寻址方式位 D、时序信号 115、完整的计算机系统应包括 ( D )。

A、运算器、存储器、控制器 B、外部设备和主机

C、主机和实用程序 D、配套的硬件设备和软件系统 116、下列说法中正确的是 ( C ) 。 A、采用变形补码进行加减运算可以避免溢出

B、只有定点数运算才有可能溢出，浮点数运算不会产生溢出 C、只有带符号数的运算才有可能溢出

D、只有将两个正数相加时才有可能产生溢出

117、需要定时刷新的半导体存储器芯片是( B )。

A、SRAM B、DRAM C、EPROM D、Flash Memory 118、单级中断系统中，中断服务程序内的执行顺序是（ A ）。 Ⅰ、保护现场 Ⅱ、开中断 Ⅲ、关中断 Ⅳ、保存断点 Ⅴ、中断事件处理 Ⅵ、恢复现场 Ⅶ、中断返回 A、Ⅰ→Ⅴ→Ⅵ→Ⅱ→Ⅶ B、Ⅲ→Ⅰ→Ⅴ→Ⅶ C、Ⅲ→Ⅳ→Ⅴ→Ⅵ→Ⅶ D、Ⅳ→Ⅰ→Ⅴ→Ⅵ→Ⅶ

119、假设用Ⅰ表示单总线结构的ALU 运算器，Ⅱ表示双总线结构的ALU 运算器，Ⅲ表示三总线结构的ALU 运算器。若三种运算器都执行定点加法操作，则操作时间快慢的排序是( D )。

A、Ⅰ、Ⅱ、Ⅲ B、Ⅱ、Ⅰ、Ⅲ C、Ⅲ、Ⅰ、Ⅱ D、Ⅲ、Ⅱ、Ⅰ

主存储器MM A C AC B ALU D +1

状态寄存器 操作控制器 图1

CPU结构图

解：（1）A为数据缓冲寄存器MDR，B为指令寄存器IR，C为主存地址寄存器MAR，D为程序寄存器PC。

（2）取指令的数据通路：PC→MAR→MM→MDR→IR

（3）指令LDA X的数据通路：X→MAR→MM→MDR→ALU→AC

（4）指令ADD Y的数据通路：Y→MAR→MM→MDR→ALU→ADD→AC （5）指令STA Z的数据通路：Z→MAR，AC→MDR→MM 4、微指令设计

已知某运算器的基本结构如图1所示，它具有+（加）、—（减）、M（传送）三种操作。 （1）写出图1中1~9表示的运算器操作的微命令。 （2）指出相斥性微操作。

（3）设计适合此运算器的微指令格式。

（1）图1中1～9表示的运算器操作的微命令分别为：

1：BUS→R1；2：BUS→R2；3：BUS→R3；4：R1→X；5：R3→Y；6：R2→X； 7：R2→Y；8：DR→X；9：R1→Y； （2）以下几组微命令是相斥的：

+；—；M；

R1→X；R2→X；DR→X； R1→Y；R2→Y；R3→Y

BUS→R1；BUS→R2；BUS→R3；

（3）此运算器的微指令格式如图1所示： ×× ×× ×× ×× 00：不操作 00：不操作 00：不操作 00：不操作 01：+ 01：R1→X 01：R1→Y 01：BUS→R1 10：— 10：R2→X 10：R2→Y 10：BUS→R2

11：M 11：DR→X 11：R3→Y 11：BUS→R3

5、拟定指令周期流程，并列出相应的微操作控制信号序列

如图1所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受R/W信号控制)，AR为地址寄存器，DR为数据缓冲寄存器， ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例如R3i表示R3寄存器的输入控制信号，R3o为寄存器R3的输出控制信号，未标信号的线为直通线，不受控制。

“MOV R1，（R0）”指令完成（R1）→（R0）的功能操作，拟定其指令周期流程，假设该指令的地址已放入PC中，并列出相应的微操作控制信号序列。

解：拟定指令周期流程，并列出相应的微操作控制信号序列

指令周期流程 微操作控制信号序列

PC→AR PCo，G，ARi

M→DR R/W= R DR→IR DRo，G，IRi

R1→ DR， R1o，G，DRi R→AR， R0o，G，ARi

0

DR→M， R/W= W

6、拟定指令周期流程，并列出相应的微操作控制信号序列

如图1所示为单总线结构的CPU结构图，假设规定各部件用大写字母表示，字母加下标in表示该部件的接收控制信号，实际上就是该部件的输入开门信号；字母加下标out表示该部件的发送控制信号，实际上就是该部件的输出开门信号；所需的控制信号标在图上。“ADD R1，R0”指令完成（R0）+（R1）→R1的功能操作，拟定其指令周期流程，假设该指

令的地址已放入PC中，并列出相应的微操作控制信号序列。

指令周期流程 微操作控制信号序列 PC→MAR PCout，MARin PC+1→PC +1PC DBUS→MDR→IR R，DRout，IRin R0→ Y R0out，Yin

R1+Y→Z R1out，ALUin，ADD

Z→R1 Zout，R1in

本文来源：https://www.bwwdw.com/article/sf6g.html