计算机组成原理试卷及答案 - (2) - 图文

2008-2009计算机组成原理试题及答案

一、选择题（共20分，每题1分）

1．某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是______。

A．-127 ～ 127； B．-128 ～ +128；

C．-128 ～ +127； D．-128 ～ +128。

2．在_____的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O指令。

A．单总线；B．双总线； C．三总线；D．以上三种总线。

3．某计算机字长是32位，它的存储容量是64KB．按字编址，它的寻址范围是______。

A．16KB； B．16K； C．32K； D．32KB。

4．中断向量可提供______。

A．被选中设备的地址； B．传送数据的起始地址； C．中断服务程序入口地址； D．主程序的断点地址。

5．Cache的地址映象中 比较多的采用“按内容寻址”的相联存储器来实现。

A．直接映象； B．全相联映象； C．组相联映象； D．以上都有。 6．总线的异步通信方式______。

A．不采用时钟信号，只采用握手信号；

B．既采用时钟信号，又采用握手信号；

C．既不采用时钟信号，又不采用握手信号； D．采用时钟信号，不采用握手信号。

7．在磁盘存储器中，查找时间是______。

A．使磁头移动到要找的柱面上所需的时间； B．在磁道上找到要找的扇区所需的时间； C．在扇区中找到要找的数据所需的时间。 D．以上都不对。

8．在控制器的控制信号中，相容的信号是______的信号。

A．可以相互替代； B．可以相继出现； C．可以同时出现； D．不可以同时出现。

9．计算机操作的最小单位时间是______。

A．时钟周期； B．指令周期； C．CPU周期；

1

D．执行周期。

10．CPU不包括______。

A．地址寄存器； B．指令寄存器IR； C．地址译码器； D．通用寄存器。

11． 寻址便于处理数组问题。

A．间接寻址； B．变址寻址； C．相对寻址； D．立即寻址。

12．设寄存器内容为10000000，若它等于0，则为______。 A．原码； B．补码； C．反码； D．移码。

13．若一个8比特组成的字符至少需10个比特来传送，这是______传送方式。 A．同步； B．异步； C．并联；D．混合。

14．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是 。

A．8MB； B．2M； C．4M； D．16M。

15． 寻址对于实现程序浮动提供了较好的支持。

A．间接寻址； B．变址寻址； C．相对寻址； D．直接寻址。

16．超标量技术是______。

A．缩短原来流水线的处理器周期；

B．在每个时钟周期内同时并发多条指令；

C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令； D．以上都不对。

17．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于______。

A．同步控制； B．异步控制； C．联合控制； D．局部控制。

18．I/O与主机交换信息的方式中，中断方式的特点是______。

A．CPU与设备串行工作，传送与主程序串行工作；

B．CPU与设备并行工作，传送与主程序串行工作；

2

C．CPU与设备并行工作，传送与主程序并行工作； D．CPU与设备串行工作，传送与主程序并行工作。

19．当定点运算发生溢出时，应______ 。

A．向左规格化； B．向右规格化； C．发出出错信息； D．舍入处理。

20．在一地址格式的指令中，下列 是正确的。 A．仅有一个操作数，其地址由指令的地址码提供； B．可能有一个操作数，也可能有两个操作数； C．一定有两个操作数，另一个是隐含的； D．指令的地址码字段存放的一定是操作码。 二、填空题（共20分，每空1分）

1．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32

位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 A ，最小正数为 B ，最大负数为 C ，最小负数为 D 。

2．在总线复用的CPU中， A 和 B 共用一组总线，必须采用 C 控制的方法，先给 D 信号，并用 E 信号将其保存。

3．微指令格式可分为 A 型和 B 型两类，其中 C 型微指令用较长的微程序结构换取较短的微指令结构。

4．如果Cache的容量为128块，在直接映象下，主存中第i块映象到缓存第 5．I/O和CPU之间不论是采用串行传送还是并行传送，它们之间的联络方式（定时方

式）可分为 A 、 B 、 C 三种。

6．设n = 4位（不包括符号位在内），原码两位乘需做 A 次移位，

A 块。

最多做

B 次加法；补码Booth算法需做 C 次移位，最多做 D 次加法。

三、名词解释（共10分，每题2分）

1．异步控制方式 2．向量地址 3．直接寻址

4．字段直接编码 5．多重中断

3

四、计算题（5分）

设浮点数字长为32位，欲表示±6万的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？

五、简答题（15分） 1．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备85种操作。操作码位数固定，且具有直接、间接、立即、相对、基址、变址六种寻址方式。（5分）

（1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围（十进制表示）； （3）一次间址的寻址范围（十进制表示）； （4）相对寻址的位移量（十进制表示）。 2．程序查询方式和程序中断方式都要由程序实现外围设备的输入/输出，它们有何不

同？（5分） 3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L3,L2,L1,L0，写出各中断源的屏蔽字。（5分）

中断源 L0 L1 L2 L3 L4 屏蔽字 0 1 2 3 4 六、问答题（20分）

（1）画出主机框图（要求画到寄存器级）； （2）若存储器容量为64K×32位，指出图中各寄存器的位数；

（3）写出组合逻辑控制器完成 ADD X （X为主存地址）指令发出的全部微操作命令及节拍安排。

（4）若采用微程序控制，还需增加哪些微操作？ 七、设计题（10分）

设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效）用WR作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：

（1）主存地址空间分配：A000H～A7FFH为系统程序区；A800H～AFFFH为用户程序区。

（2）合理选用上述存储芯片，说明各选几片，并写出每片存储芯片的二进

4

制地址范围。

（3）详细画出存储芯片的片选逻辑。

G1G2AG2BY7Y6G1，，为控制端G G 2A2BC, B, A为变量控制端YY0为输出端 7?? CBAY074138译码器1&&

参考答案

一、选择题（共20分，每题1分）

1．C 2．C 3．B 4．C 5．B 6．A 7．A 8．C 9．A 10．C 11．B 12．D 13．B 14．B 15．C 16．B 17．A 18．B 19．C 20．B 二、填空题（共20分，每空1分）

1．A．2127(1-2－23) 2．A．地址线 E．地址锁存

3．A．垂直 4．A．i mod128

5．A．立即响应 B．异步定时 C．同步定时 6．A．2 B．3 C．4 D．5 三、名词解释（共10 每题2分）

1．异步控制方式

答：异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。

2．向量地址 答：向量地址是存放服务程序入口地址的存储单元地址，它由硬件形成 3．双重分组跳跃进位

答：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。

5

B．2－129 B．数据线

C．2－128(-2－1-2－23) D．-2127 C．分时

D．地址

B．水平 C．垂直

20．打印机的分类方法很多，若按能否打印汉字来区分，可分为_C_____。

A．并行式打印机和串行式打印机； B．击打式打印机和非击打式打印机； C．点阵式打印机和活字式打印机；

D．激光打印机和喷墨打印机。

二、填空（共20分，每空1分）

1．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则

32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2127(1-2－23) ，最小正数为 2－129 ，最大负数为 2－128(-2－1-2－

23

) ，最小负数为 -2127 。

2．指令寻址的基本方式有两种，一种是 顺序 寻址方式，其指令地址

由 程序计数器 给出，另一种是 跳跃 寻址方式，其指令地址由 指令本身 给出。

3．在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1 = 60ns﹑T2 = 50ns﹑T3 = 90ns﹑T4 = 80ns。则加法器流水线的时钟周期至少为 90ns 。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为280ns 。

4．一个浮点数，当其尾数右移时，欲使其值不变，阶码必须 增加 。尾数右移1位，阶码 加1 。

5．存储器由m（m＝1，2，4，8?）个模块组成，每个模块有自己的 地址 和

数据 寄存器，若存储器采用 模m 编址，存储器带宽可增加到原来的 m 倍。

6．按序写出多重中断的中断服务程序包括 保护现场 、 开中断 、 设备服务|。。 恢复现场 和中断返回几部分。 1．A．A．2127(1-2－23) B．2－129 C．2－128(-2－1-2－23) D．-2127

三、名词解释(共10分，每题2分) 1．微操作命令和微操作

答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。

2．快速缓冲存储器

答：快速缓冲存储器是为了提高访存速度，在CPU和主存之间增设的高速存储器，它对用户是透明的。只要将CPU最近期需用的信息从主存调入缓存，这样CPU每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。

3．基址寻址

答：基址寻址有效地址等于形式地址加上基址寄存器的内容。

11

4．流水线中的多发技术

答：为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。

5．指令字长

答：指令字长是指机器指令中二进制代码的总位数。

四、计算题（5分）

设机器数字长为8位（含1位符号位），设A＝

964，B＝?1332，计算[A?B]补，并

还原成真值。

计算题 答：[A+B]补＝1.1011110， A+B ＝（-17/64） [A-B]补＝1.1000110， A-B ＝（35/64）

五、简答题（共20分）

1．异步通信与同步通信的主要区别是什么，说明通信双方如何联络。（4分） 同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。

2．为什么外围设备要通过接口与CPU相连？接口有哪些功能？（6分）

答：外围设备要通过接口与CPU相连的原因主要有：

（1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备的选择。

（2）I/O设备种类繁多，速度不一，与 CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。

（3）I/O设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换。

（4）I/O设备的入/出电平可能与CPU的入/出电平不同，通过接口可实现电平转换。

（5）CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令。

（6）I/O设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供CPU查询。

可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。

12

六、问答题（共15分）

1．设CPU中各部件及其相互连接关系如下图所示。图中W是写控制标志，R是读控制标志，R1和R2是暂存器。（8分）

WR存储器MARIRPC内部总线Bus微操作命令形成部件CPUMDRACCR1ALUR2

（1）假设要求在取指周期由ALU完成 (PC) + 1→PC的操作（即ALU可以对它的一个源操作数完成加1的运算）。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。

答：由于 (PC) + 1→PC需由ALU完成，因此PC的值可作为ALU的一个源操作数，靠控制ALU做＋1运算得到 (PC) + 1，结果送至与ALU输出端相连的R2，然后再送至PC。

此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：

T0 PC→MAR，1→R

T1 M(MAR)→MDR，(PC) + 1→R2

T2 MDR→IR，OP(IR)→微操作命令形成部件 T3 R2→PC

（2）写出指令ADD # α（#为立即寻址特征，隐含的操作数在ACC中）在执行阶段所需的微操作命令及节拍安排。

答：立即寻址的加法指令执行周期的微操作命令及节拍安排如下：

T0 Ad(IR)→R1 ；立即数→R1

T1 (R1) + (ACC)→R2 ；ACC通过总线送ALU T2 R2→ACC ；结果→ACC

2．DMA接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出DMA工作过程的流程图（不包括预处理和后处理）

13

答：DMA接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA控制逻辑等组成。在数据交换过程中，DMA接口的功能有：（1）向CPU提出总线请求信号；（2）当CPU发出总线响应信号后，接管对总线的控制；（3）向存储器发地址信号（并能自动修改地址指针）；（4）向存储器发读/写等控制信号，进行数据传送；（5）修改字计数器，并根据传送字数，判断DMA传送是否结束；（6）发DMA结束信号，向CPU申请程序中断，报告一组数据传送完毕。DMA工作过程流程如图所示。

DMA请求DMA响应发送主存地址传送一个字修改地址指针和字计数器测试传送是否结束？是DMA结束否

七、设计题（10分）

设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU与存储器的连接图，要求：

（1）存储芯片地址空间分配为：最大4K地址空间为系统程序区，相邻的4K地址空间为系统程序工作区，最小16K地址空间为用户程序区；

（2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。

14

AmA0AkA0G1CSROMPD/ProgrCSRAMG2AG2BCBAY7Y6WEY0DnD0DnD074138译码器G1，G G 2A，2B为控制端C, B, A为变量控制端 ?? YY0为输出端7ROM: 2K×8位 8K×8位 32K×8位RAM: 1K×4位 2K×8位 8K×8位 16K×1位 4K×4位

（1）主存地址空间分配：

6000H～67FFH为系统程序区； 6800H～6BFFH为用户程序区。

答：（1）主存地址空间分配。（2分）

A15 ? A11 ? A7 ? ? A0

1111111111111111111111001100101010101010101010101010101010101010101010101010101010101010101??0??1?0??1??0?最大4K 2K×8位ROM 2片

相邻4K 4K×4位RAM 2片

0000000000110101010101010101010101010101010101010101010101010??1??0?1??最小16K 8K×8位RAM 2片

（2）合理选用上述存储芯片，说明各选几片？ 2）根据主存地址空间分配

最大4K地址空间为系统程序区，选用2片2K×8位ROM芯片；（1分） 相邻的4K地址空间为系统程序工作区，选用2片4K×4位RAM芯片；（1分）

最小16K地址空间为用户程序区，选用2片8K×8位RAM芯片。（1分）

（3）详细画出存储芯片的片选逻辑图。

15

+5VG1G2AG2BCBAY7&&&1&&MREQA15A14A13Y1Y0A12A11A10A0CPU8K×8位RAM8K×8位RAM4K×4位RAM4K×4位RAM2K×8位ROM2K×8位ROMD7D4D3D0WR A14A15MREQA13A12A11A10A9A0G1G2AG2BCBAY5&Y4A10ROMA02K?8位A91K?4位RAMA0A9RAMA01K?4位D7D4D3D0WRD7D0D7D4D3D0

16

参考答案

一、选择题（共20分，每题1分） 1．C 2．C 3．B 4．B 5．A 6．B 7．C 8．C 9．C 10．A 11．D 12．B 13．B 14．D 15．B 16．A 17．D 18．C 19．B 20．C 二、填空（共20分，每空1分） 1．A．A．2127(1-2－23) B．2－129 C．2－128(-2－1-2－23) D．-2127 2．A． 顺序 B．程序计数器 C．跳跃 D． 指令本身 3．A．90ns B．280ns 4．A．A．增加 B．加1 5．A．地址 B．数据 C．模m D．m

6．A．保护现场 B．开中断 C．设备服务 D．恢复现场 三、名词解释(共10分，每题2分) 1．微操作命令和微操作

答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。

2．快速缓冲存储器

答：快速缓冲存储器是为了提高访存速度，在CPU和主存之间增设的高速存储器，它对用户是透明的。只要将CPU最近期需用的信息从主存调入缓存，这样CPU每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。 3．基址寻址

答：基址寻址有效地址等于形式地址加上基址寄存器的内容。 4．流水线中的多发技术

答：为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。 5．指令字长

答：指令字长是指机器指令中二进制代码的总位数。 四、（共5分）

计算题 答：[A+B]补＝1.1011110， A+B ＝（-17/64）

[A-B]补＝1.1000110，A-B ＝（35/64）

五、简答题（共20分） 1．（4分）答：

同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。 2．（6分，每写出一种给1分，最多6分）

答：外围设备要通过接口与CPU相连的原因主要有：

（1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备的选择。

17

（2）I/O设备种类繁多，速度不一，与 CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。

（3）I/O设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换。

（4）I/O设备的入/出电平可能与CPU的入/出电平不同，通过接口可实现电平转换。

（5）CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令。

（6）I/O设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供CPU查询。

可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。 4．（5分）答：

（1） 根据IR和MDR均为16位，且采用单字长指令，得出指令字长16位。根据105种操作，取操作码7位。因允许直接寻址和间接寻址，且有变址寄存器和基址寄存器，因此取2位寻址特征，能反映四种寻址方式。最后得指令格式为：

7 OP 2 M 7 AD 其中 OP 操作码，可完成105种操作；

M 寻址特征，可反映四种寻址方式； AD形式地址。

这种格式指令可直接寻址27 = 128，一次间址的寻址范围是216 = 65536。 （2） 双字长指令格式如下：

7 OP 2 M AD2 其中 OP、M的含义同上；

AD1∥AD2为23位形式地址。

这种格式指令可直接寻址的范围为223 = 8M。

（3） 容量为8MB的存储器，MDR为16位，即对应4M×16位的存储器。可采用双字长指令，直接访问4M存储空间，此时MAR取22位；也可采用单字长指令，但RX和RB取22位，用变址或基址寻址访问4M存储空间。 六、 （共15分）问答题 1．（8分）答：

（1）由于 (PC) + 1→PC需由ALU完成，因此PC的值可作为ALU的一个源操作数，靠控制ALU做＋1运算得到 (PC) + 1，结果送至与ALU输出端相连的R2，然后再送至PC。

此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排

18

7 AD1 如下：

T0 PC→MAR，1→R

T1 M(MAR)→MDR，(PC) + 1→R2

T2 MDR→IR，OP(IR)→微操作命令形成部件 T3 R2→PC

（2）立即寻址的加法指令执行周期的微操作命令及节拍安排如下：

T0 Ad(IR)→R1 ；立即数→R1

T1 (R1) + (ACC)→R2 ；ACC通过总线送ALU T2 R2→ACC ；结果→ACC

2．（7分）答：DMA接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA控制逻辑等组成。在数据交换过程中，DMA接口的功能有：（1）向CPU提出总线请求信号；（2）当CPU发出总线响应信号后，接管对总线的控制；（3）向存储器发地址信号（并能自动修改地址指针）；（4）向存储器发读/写等控制信号，进行数据传送；（5）修改字计数器，并根据传送字数，判断DMA传送是否结束；（6）发DMA结束信号，向CPU申请程序中断，报告一组数据传送完毕。DMA工作过程流程如图所示。

DMA请求DMA响应发送主存地址传送一个字修改地址指针和字计数器测试传送是否结束？是DMA结束否

七、设计题（共10分）

答：

（1）主存地址空间分配。（2分）

A15 ? A11 ? A7 ? ? A0

19

1111111111111111111111001100101010101010101010101010101010101010101010101010101010101010101??0??1?0??1??0?最大4K 2K×8位ROM 2片

相邻4K 4K×4位RAM 2片

0000000000110101010101010101010101010101010101010101010101010??1??0?1??最小16K 8K×8位RAM 2片（2）

根据主存地址空间分配

最大4K地址空间为系统程序区，选用2片2K×8位ROM芯片；（1分） 相邻的4K地址空间为系统程序工作区，选用2片4K×4位RAM芯片；（1分）

最小16K地址空间为用户程序区，选用2片8K×8位RAM芯片。（1分） （3）存储芯片的片选逻辑图（5分）

+5VG1G2AG2BCBAY7&&&1&&MREQA15A14A13Y1Y0A12A11A10A0CPU8K×8位RAM8K×8位RAM4K×4位RAM4K×4位RAM2K×8位ROM2K×8位ROMD7D4D3D0WR

20

A14A15MREQA13A12A11A10A9A0G1G2AG2BCBAY5&Y4A10ROMA02K?8位A91K?4位RAMA0A9RAMA01K?4位D7D4D3D0WRD7D0D7D4D3D0

2009-2010计算机组成原理试题及答案

一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。）

1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8B、211.4C、211.5D、1011111.101 2.若x补=0.1101010，则x原=（A ）。

A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（ B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。

A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘

C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘

5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址B、变址寻址C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（ A ）。

A．(101001)2 B．(52)８ C．(2B)16 D．45 7.下列数中，最大的数是（ D ）。

A．(101001)2 B．(52)８ C．(2B)16 D．45

21

8.下列数中，最小的数是（ D ）。 A．（111111）2 B．（72）８ C．（2F）16 D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A )。 Ａ．１．１１００ Ｂ．１．１０１０ Ｃ．１．０１０１ Ｄ．１．１０００

10.一个512KB的存储器,地址线和数据线的总和是（C ） 。 A．17 B．19 C．27 D．36

11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ） 。

A．64K B．32KB C．32K D．16KB

12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ） 。

A. 21 B. 17 C. 19 D.20 12.计算机内存储器可以采用（ A ）。

A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM

13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C ) 。

A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式

14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自( B )。

A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元

15.指令系统中采用不同寻址方式的目的主要是( C )。

A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度

16.用于对某个寄存器中操作数的寻址方式称为( C )寻址。

A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。

A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈

18.RISC是( A )的简称。

A.精简指令系统计算机 B.大规模集成电路 C.复杂指令计算机 D.超大规模集成电路 19.CISC是( C )的简称。

A.精简指令系统计算机 B.大规模集成电路 C.复杂指令计算机 D.超大规模集成电路 20.中央处理器是指( C ) 。

A．运算器 B.控制器 C.运算器和控制器存储器 D.运算器和控制器

21.在CPU中跟踪指令后继地址的寄存器是( B )

Ａ.主存地址寄存器 B.程序寄存器 C.指令寄存器 D.状态条

22

件寄存器

22.CPU 中通用寄存器的位数取决于（ B ）。

A.存储容量 B.机器字长 C.指令的长度 D.CPU的管脚数

23.同步控制是( C ) 。

A.只适用于CPU控制的方式 B.只适用于外围设备控制的方式 C.由统一时序信号控制的方式 D.所有指令执行时间都相同的方式

24.异步控制常用于( A )作为其主要控制方式。

A.在单总线结构计算机中访问主存与外围设备时 B.微型机的CPU控制中 C.组合逻辑控制的CPU中 D.微程序控制器中 25.为了缩短指令中某个地址段的位数，有效的方法是采取（C ）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址

二、判断题（判断下列各题的正误。对的打“√”，错的打“×”，若错误必须加以改正。每题1分，计10分）

1、存储单元是存放一个二进制信息的存贮元。× 2、计算机辅助设计简称CAD。√

3、集中式总线控制中，定时查询方式的响应速度最快。×

4、主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。× 5、时序电路用来产生各种时序信号，以保证整个计算机协调地工作。√

6、采用下址字段法控制微程序执行顺序的微程序控制器中，一定要有微程序计数器。×

7、主存储器中采用双译码结构的主要目的是提高存取速度。×

8、集中式总线控制中，定时查询方式下，各设备的优先级是固定不变的。× 9、引入虚拟存储系统的目的是提高存储速度。×

10、ＤＭＡ方式进行外设与主机交换信息时，不需要向主机发出中断请求。× 11、CPU以外的设备都称外部设备。×

12、第三代计算机所用的基本器件是晶体管。× 13、奇偶校验可以纠正代码中出现的错误。×

14、用微指令的分段译码法设计微指令时，需将具有相斥性的微命令组合在同一字段内。√

15、CPU访问存储器的时间是由存储器的容量决定的，存储容量与越大，访问存储器所需的时间越长。×

四、名词解释（每题2分，共10分）

1、存储程序的工作方式：将计算机需进行的工作事先编写成程序，存入计算机中，运行程序时计算机自动进行工作。

2、高速缓冲存储器：介于CPU与主存之间，速度较快、容量较小、价格较贵的存储器，引入CACHE的目的是提高存储系统的速度。

23

3、程序中断的工作方式：在CPU运行主程序时，接受到非预期的中断请求，CPU暂停现行工作转向为中断请求服务，待服务完毕后回到住程序继续执行。 4、系统总线：连接机器内部各大部件的信息公共通道。

5、微程序：用于解释机器指令的若干条微指令的有序集合。 6、（磁盘的）数据传输率：单位时间传送的二进制信息的字节数。 7、DMA方式：单位时间传送的二进制信息的字节数。

8、随机存取方式：一定的硬件和一定的软件组成的有机整体。

五、简答题（每小题5分，共30分）

1、说你认为计算机系统中的硬件和软件在逻辑功能等价吗？为什么? 答：软件与硬件的逻辑功能是等效的，但性能不相同。 2、什么是运算器？它的主要由哪几个功能部件组成？

答：运算器是进行算术逻辑运算的部件。它主要由加法器、通用寄存器、标志寄存器等部件组成。

3、与RAM相比ROM有何特点？

答：ROM掉电后信息不会丢失，但其中的信息只能读不能随便写。 4、与程序中断控制方式相比DMA控制方式有何特点？

答：速度快。响应快、优先级高、处理快、无须现场保护和现场的恢复。但是应用范围没有程序中断控制方式广。

5、微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取，即把操作控制信号编成微指令，存放在控制存储器中。一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。 6、同种类的外设部设备接入计算机系统时，应解决哪些主要问题？ 答：数据格式、地址译码、控制信息的组织和状态信息的反馈。 7、中断接口一般包含哪些基本组成？简要说明它们的作用。

答：①地址译码。选取接口中有关寄存器，也就是选择了I/O设备；

②命令字/状态字寄存器。供CPU输出控制命令，调回接口与设备的状

态信息；

③数据缓存。提供数据缓冲，实现速度匹配； ④控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。

8、加快中央处理器与主存之间传输信息的措施有哪些？ 六、综合题

1、设X=26/32，Y=--15/32,采用二进制变形补码计算[X+Y]补=? 并讨论计算结果。 解： 设X=26/32，Y=--15/32,采用二进制变形补码计算

[X+Y]补=? 并讨论计算结果。

解:X=0.11010 Y= - 0.01111 [X+Y]补=0.010111 无溢出

2、Ｘ＝00110011，Ｙ＝10011110，求Ｘ∧Ｙ＝？ Ｘ∨Ｙ＝？

解: Ｘ∧Ｙ＝00010010

Ｘ∨Ｙ＝10111111

3、设有一个具有12位地址和4位字长的存储器，问：

24

（1）该存储器能存储多少字节信息？ （2）如果存储器由1K×1位RAM芯片组成.需要多少片? （3）需要地址多少位作为芯片选择? （4）试画出该存储器的结构图。 解：

设有一个具有12位地址和4位字长的存储器， （1）该存储器能存储2K字节信息。 （2）如果存储器由1K×1位RAM芯片组成.需要16片。 （3）需要地址2位作为芯片选择。 （4） （图略）

4. 某机字长16位，内存总容量为256KW，其中ROM占地址范围为00000H~OFFFFH，其余地址空间为RAM。请用如下存贮芯片为该机设计一个存储器：

(1) ROM、RAM的容量各为多少？

(2) 该主存的地址线、数据线各为多少根？

(3) 用容量为32K*16的ROM芯片和64K*16的RAM芯片构成该存储器，需

要RAM和ROM芯片各几片？

(4) 画出存储器结构及其与CPU连接的逻辑框图 解：

(1) ROM 64K RAM 192K (2) 数据线有16根，地址线有18根。 (3) 需 ROM 2片 ，需RAM 3片。

(4) （图略）

5．什么是CPU？CPU主要由哪些寄存器级的部件组成？

CPU 是计算机中进行算术逻辑运算和指挥协调机器各大部件工作的部件。 IR、PSW、GR、ALU、PC等。 （图略） 6． 画出单总线CPU内部框图（寄存器级），拟出加法指令ADD R1，（R2）的读取与执行流程。源寻址方式采用寄存器间址方式。 解:

25

计算机组成原理试题及答案

一． 选择题（每小题1分，共10分）

1 六七十年代，在美国的______州，出现了一个地名叫硅谷。该地主要工

业是______它也是______的发源地。 A 马萨诸塞 ，硅矿产地，通用计算机 B 加利福尼亚，微电子工业，通用计算机

C加利福尼亚，硅生产基地，小型计算机和微处理机 D加利福尼亚，微电子工业，微处理机 2 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。

A 阶符与数符相同为规格化数 B 阶符与数符相异为规格化数

C 数符与尾数小数点后第一位数字相异为规格化数 D数符与尾数小数点后第一位数字相同为规格化数

3 定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数

范围是______。

26

A -215 ~ +（215 -1） B -（215 –1）~ +（215 –1） C -（215 + 1）~ +215 D -215 ~ +215 4 某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目

为______。

A 64，16 B 16，64 C 64，8 D 16，16 。 5 交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读

写操作。

A 模块式，并行，多个 B 模块式串行，多个 C 整体式，并行，一个 D 整体式，串行，多个 6 用某个寄存器中操作数的寻址方式称为______寻址。

A 直接 B 间接 C 寄存器直接 D 寄存器间接

7 流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行

部件的CPU相比，一个 m段流水CPU______。

A 具备同等水平的吞吐能力 B不具备同等水平的吞吐能力 C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力 8 描述PCI总线中基本概念不正确的句子是______。

A HOST 总线不仅连接主存，还可以连接多个CPU B PCI 总线体系中有三种桥，它们都是PCI 设备

C 以桥连接实现的PCI总线结构不允许许多条总线并行工作 D 桥的作用可使所有的存取都按CPU 的需要出现在总线上 9 计算机的外围设备是指______。

A 输入/输出设备 B 外存储器

C 远程通信设备 D 除了CPU 和内存以外的其它设备

10 中断向量地址是：______。

A 子程序入口地址 B 中断服务例行程序入口地址 C中断服务例行程序入口地址的指示器 D 中断返回地址

二. 填空题 （每题3分，共15分）

1 为了运算器的A. _____，采用了B. _____进位，C. _____乘除法和流水线等并行措施。

2 相联存储器不按地址而是按A. ______访问的存储器，在cache中用来存放B. ______，在虚拟存储器中用来存放C. ______。

3 硬布线控制器的设计方法是：先画出A. ______流程图，再利用B. ______写出综合逻辑表达式，然后用C. ______等器件实现。

4 磁表面存储器主要技术指标有A.______，B. ______，C. ______，和数据传输率。

5 DMA 控制器按其A. ______结构，分为B. ______型和C. ______型两种。 三． （9分）求证：[X]补+ [ Y ]补 = [ X + Y ]补 （mod 2）

四． （9分）某计算机字长32位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共有64条指令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。

五． （9分）如图B2.1表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。问：

（1） 当CPU 按虚拟地址1去访问主存时，主存的实地址码是多

27

少？

（2） 当CPU 按虚拟地址2去访问主存时，主存的实地址码是多

少？

（3） 当CPU 按虚拟地址3去访问主存时，主存的实地址码是多

少？

页号 该页在主存中的起始地虚拟地址 页号 页内

址 地址

33 42000 1 15 0324 25 38000 7 96000 7 0128 2 6 60000

48 0516 4 40000

3 15 80000 5 50000 30 70000 图B2.1

六． （10分）假设某计算机的运算器框图如图B2.2所示，其中ALU为16位的加法器，SA 、SB为16位暂存器，4个通用寄存器由D触发器组成，Q端输出，

其读写控制如下表所示：

读控制 写控制 RA1 选择 W WA0 WA选择 R0 RA0 1 1 0 0 R0 1 0 0 R0 1 0 1 R1 1 0 1 R1 1 1 0 R2 1 1 0 R2 1 1 1 R3 1 1 1 R3 0 x x 不读出 0 x x 不写入

要求：（1）设计微指令格式。

（2）画出ADD，SUB两条指令微程序流程图。 七． （9分）画出单机系统中采用的三种总线结构。

八． （9分）试推导磁盘存贮器读写一块信息所需总时间的公式。

28

图B2.2

九． 十．

（10分）机动题 （10分）机动题

参考答案

一．选择题

1. D 2. C 3. A 4. D 5. A 6. C 7. A 8. C 9. D 10. C 二． 填空题

1. A.高速性 B.先行 C.阵列。

2. A.内容 B.行地址表 C.页表和段表。

3. A.指令周期 B.布尔代数 C.门电路、触发器或可编程逻辑。 4. A.存储密度 B.存储容量 C.平均存取时间。 5. A.组成结构 B.选择 C.多路。 三． 解：（1）x > 0 , y > 0 , 则x + y > 0

[X]补+ [ Y ]补 = x + y =[ X + Y ]补 （mod 2） (2) x > 0 , y < 0 , 则x + y > 0 或x + y < 0

因为 [X]补= x , [ Y ]补 = 2 + y

所以[X]补+ [ Y ]补 = x + 2 + y = 2 + （x + y）

当x+y>0时，2+(x+y)>2，进位2必丢失，又因(x+y)>0,所以

29

[X]补+ [ Y ]补 =x+y= [ X + Y ]补 （mod 2） 当x+y<0时，2+(x+y)<2，又因(x+y)<0,所以

[X]补+ [ Y ]补 =x+y= [ X + Y ]补 （mod 2）

（3）x < 0 , y > 0 , 则x + y > 0 或x + y < 0

这种情况和第2种情况一样，把x和y的位置对调即得证。 （4）x < 0 , y < 0 , 则x + y < 0

因为 [X]补= 2 + x , [ Y ]补 = 2 + y

所以[X]补+ [ Y ]补 = 2 + x + 2 + y = 2 + （2 + x + y）

上式第二部分一定是小于2大于1 的数，进位2必丢失，又因

（x+y）<0

所以[X]补+ [ Y ]补 = 2 + （x + y）= [ X + Y ]补 （mod 2） 四．解：64条指令需占用操作码字段（OP）6位，源寄存器和目标寄存器各4位，寻址模式（X）2位，形式地址（D）16位，其指令格式如下： 31 26 25 22 21 18 17 16 15 0

OP 目标 源 X D 寻址模式定义如下： X= 0 0 寄存器寻址 操作数由源寄存器号和目标寄存器号指定 X= 0 1 直接寻址 有效地址 E= (D)

X= 1 0 变址寻址 有效地址 E= (Rx)＋D X= 1 1 相对寻址 有效地址 E=（PC）＋D 其中Rx为变址寄存器（10位），PC为程序计数器（20位），位移量D可正可负。该指令格式可以实现RR型，RS型寻址功能。 五． 解：（1） 用虚拟地址为1的页号15作为快表检索项，查得页号为15的

页在主存中的起始地址为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。 （2） 主存实地址码 = 96000 + 0128 = 96128

（3） 虚拟地址3的页号为48，当用48作检索项在快表中检索时，没有

检索到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。

六． 解：微命令字段共12位，微指令格式如下：

1 2 1 2 1 1 1 1 1 1 下PWA0WALDSLDSSB->ALSB->ALU CL址R RA0RA1 w ~ 字U 字R 1 A B 段 段 各字段意义如下：

R— 通用寄存器读命令 W—通用寄存器写命令

.RA0RA1—读R0—R3的选择控制。 WA0WA1—写R0—R3的选择控制。 LDSA—打入SA的控制信号。

30

LDSB—打入SB的控制信号。

SB->ALU—打开非反向三态门的控制信号。

SB->ALU—打开反向三态门的控制信号，并使加法器最低位加1。 CLR－暂存器SB清零信号。

~ —— 一段微程序结束，转入取机器指令的控制信号。

（2）ADD、SUB两条指令的微程序流程图见图B2.3所示。

七．三种系统总线结构如图B2.4所示，从上到下为单总线，双总线，三总线：

31

图B2.4

八．解：设读写一块信息所需总时间为T，平均找到时间为Ts，平均等待时间为TL，读写一块信息的传输时间为Tm，则：T=Ts＋TL＋Tm。

假设磁盘以每秒r转速率旋转，每条磁道容量为N个字，则数据传输率=rN个字/秒。

又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tm≈（n / rN）秒的时间中传输完毕。

TL是磁盘旋转半周的时间，TL=（1/2r）秒，由此可得： T=Ts＋1/2r＋n/rN 秒

32

2010-2011计算机组成原理试题及答案

一、单项选择题（本大题共15小题，每小题2分，共30分）

在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 1．存储器的基本单位字节的长度是（ B ） A．1bit B．8bit C．16bit

D．32bit

2．定点小数是指（ B ）

A．小数点固定在最低位数的后面 B．小数点固定在最高位数的后面 C．小数点的位置可以随意指定 D．没有小数的数 3．-1的8位补码表示是（ D ） A．00000001 B．10000001 C．10000000 D．11111111 4．二进制数01101011对应的十进制数为（ B ）

A．100 B．107 C．117 D．127 5．下列采用偶校验的8位奇偶校验编码中正确的是（ D ） A．10111010

B．11110010 C．01100111 D．00000000 6．下列存储器中不是．．半导体存储器的是（ B ） A．静态存储器 B．动态存储器 C．U盘 D．光盘 7．容量为4KB的存储器的最少地址位数为（ B ）

A．11 B．12 C．13 D．14 8．下列指令助记符中表示求补操作的是（ D ）

A．ADD B．COM C．AND D．NEG

9．下列寻址方式中出现在指令―ADD R2, (R1)‖中的是（ C ）

A．隐含寻址 B．存储器间接寻址 C．寄存器间接寻址 D．直接寻址 10．下列寄存器中用于与存储器之间传送数据的是（ A ）

A．MDR

B．MAR

33

C．PC D．SP 11．下列说法不正确的是（ C ） ．．．A．硬连线控制器比微程序控制器设计复杂 B．硬连线控制器不便于实现复杂指令的控制 C．微程序控制器比硬连线控制器速度要快

D．微程序控制器将指令执行所需要的控制信号存放在存储器中 12．UART接口属于（ B ） A．同步串行传送总线 C．同步并行传送总线 A．8条 C．32条 A．中断方式 C．DMA方式

A．可响应更低级别的中断请求 C．禁止其它的中断请求 16．寻址方式 (P103) 17．微地址 (P133) 18．总线主设备(P149)

三、简答题（本大题共6小题，每小题5分，共30分） 19．什么是动态存储器的刷新？如何进行刷新？

20．简述采用寄存器间接寻址方式的操作数的读取过程。在汇编语言中如何表示？(P104-105)

21．在微程序执行时，后继微指令的微地址的产生方法有哪些方式？(P136-137) 22．CPU处理单一中断时，响应中断的步骤有哪些？(P168)

23．设一个磁盘的平均寻道时间为5ms，数据传输速率为4MB/s，控制器延迟为

1.5ms，磁盘转速为7200转／分钟。该磁盘读一个512字节的扇区的平均时间是多少？(P198) 答：（1）平均平均旋转时间： 0.5/7200转／分钟=4.2ms (2)数据传输时间：

34

B．异步串行传送总线 D．异步并行传送总线 B．16条 D．64条 B．程序查询方式 D．通道方式

B．可响应更高级别的中断请求 D．可响应同级别的中断请求

13．一个字长为16位的并行总线包含有几条数据线？（ B ）

14．硬盘存储器与主存储器直接传输数据应采用（ C ）

15．在多级中断方式下，CPU在处理中断时（ B ）

二、名词解释题（本大题共3小题，每小题3分，共9分）

0.5KB/4MB/s=0.125ms

(3)平均磁盘访问时间=平均寻道时间+平均旋转时间+传输时间+控制器延迟时间 =5ms+4.2ms+0.125ms+1.5ms =10.825ms

24．什么是串行传输？它有什么特点？(P143)

四、简单应用题（本大题共2小题，每小题9分，共18分）

25．用Booth算法计算5×（-3）的4位补码乘法运算，要求写出其运算过程。 答：(P42)

R0=0000、R1=（-3）=(1101)补码 R2=5=(0101)补码 循环 0 步骤 初始化 1c: 减0101 1 2:右移一位 1b: 加0101 2 2:右移一位 1c: 减0101 3 2:右移一位 1a: 无操作 4

26．设有单总线结构计算机的CPU数据通路及其与存储器的连接结构如题26图

所示，其中，R0～R3为通用寄存器，IR为指令寄存器，PC为程序计数器，Y和Z为临时寄存器，MAR为存储器地址寄存器，MDR为存储器数据缓

35

乘积(R0 R1 p) 0000 1101 0 1011 1101 0 1101 1110 1 0010 1110 1 0001 0111 0 1100 0111 0 1110 0011 1 1110 0011 1 1111 0001 1 2:右移一位

冲寄存器。

试写出指令ADD R3,R0,Rl的执行流程。指令功能为将寄存器R0与寄存器R1的内容相加，结果送入寄存器R3中。(p122)

(1)送指令地址PC→MAR （2）计算下一条指令地址 PC+1→PC （3）读入指令 DBUS→MDR MDR→IR （4）送第一个操作数 R0→Y

（5）送第一个操作数并做加法

R1+Y→Z

（6）送结果 Z→R3

五、存储器设计题（本大题共1小题，13分）

27．用2K×8位／片的存储芯片构成8KB的存储器，地址线为A15（高）～A0（低）。

(1)需要几片―2K×8位／片‖的存储芯片？ (2)存储器共需要几位地址？是哪几位？

36

(3)加至各芯片的地址线是哪几位？

(4)用于产生片选信号的地址线是哪几位（译码法）? （1）8KB/（2K×8位／片）= 4片

（2）存储器8KB=213B，所以需要13位地址,是A0~ A12 （3）芯片2K×8位=211B，所以地址线：A0~ A10 （4）用于产生片选信号的地址线是A11~ A12位

计算机组成原理试题及答案

一. 选择题 （每小题1分，共20分）

1. 目前我们所说的个人台式商用机属于______。

A.巨型机 B.中型机 C.小型机 D.微型机 2. （2000）10化成十六进制数是______。

A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16

3. 下列数中最大的数是______。

A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。

A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。

A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。

A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算

7. EPROM是指______。

A. 读写存储器 B. 只读存储器

C. 可编程的只读存储器 D. 光擦除可编程的只读存储器

8. Intel80486是32位微处理器，Pentium是______位微处理器。

Ａ．１６ Ｂ．３２ Ｃ．４８ Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。

Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。

A.控制器 B.控制器、 运算器、cache C.运算器和主存 D.控制器、ALU和主存

11. 信息只用一条传输线 ，且采用脉冲传输的方式称为______。

A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。

A. RR型 B. RS型 C. SS型 D.程序控制指令

37

13. 下列______属于应用软件。

A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。

A. 增加内存容量 B. 提高内存可靠性

C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度

15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。

A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。

A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。

A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述I/O控制方式中，主要由程序实现的是______。

A. PPU(外围处理机)方式 B. 中断方式 C. DMA方式 D. 通道方式

19. 系统总线中地址线的功能是______。

A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备 C. 用于选择外存地址 D. 用于指定主存和I/O设备接口电路的地址

20. 采用DMA方式传送数据时，每传送一个数据要占用______的时间。

A. 一个指令周期 B. 一个机器周期 C. 一个时钟周期 D. 一个存储周期

二. 填空题 （每空1分 ，共20分）

1. 数控机床是计算机在A.______方面的应用，邮局把信件自动分拣是在计算机

B.______方面的应用。

2. 汉字的A.______、B.______、C.______是计算机用于汉字输入、内部处理、

输出三种不同用途的编码。

3. 闪速存储器特别适合于A.______微型计算机系统，被誉为B.______而成为代

替磁盘的一种理想工具。

4. 主存储器的性能指标主要是A.______、B.______、存储周期和存储器带宽。 5. 条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于A.______

类指令，这类指令在指令格式中所表示的地址不是B.______的地址，而是C.______的地址。

6. 从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，

A.______，B.______。

7. 运算器的两个主要功能是：A.______，B.______。

8. PCI总线采用A.______仲裁方式，每一个PCI设备都有独立的总线请求和总

线授权两条信号线与B.______相连。 9. 直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对A.______的控制，

数据交换不经过CPU,而直接在内存和B.______之间进行。 三. 简答题 （每小题5分，共20分）

38

1. 说明计算机系统的层次结构。

2. 请说明指令周期、机器周期、时钟周期之间的关系。 3. 请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？ 4. 请说明程序查询方式与中断方式各自的特点。 四. 应用题 （每小题5分，共40分） 1. 机器数字长为8位（含1位符号位），当X= -127 （十进制）时，其对应的

二进制表示，(X)原表示，(X)反表示，(X)补表示，(X)移表示分别是多少？ 2. 已知x=0.1011,y=-0.0101,求x+y=?,x-y=?

3. 用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组

成逻辑框图。

4. 提高存储器速度可采用哪些措施，请说出至少五种措施。

5. 若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可

在1K地址范围内寻找，画出该机器的指令格式。 6. 举例说明存储器堆栈的原理及入栈、出栈的过程。 7. 试画出三总线系统的结构图。

8. 若显示工作方式采用分辨率为1024×768，颜色深度为3B,桢频为72Hz,计算

刷新存储器带宽应是多少？

参考答案

一. 选择题

1. D 2. B 3. A 4. D 5. D 6. D 7. D 8. D 9. A 10. B 11. A 12. C 13. D 14. C 15. B 16. A 17. B 18. B 19. D 20. D 二. 填空题

1. A.自动控制 B.人工智能

2. A.输入编码（或输入码） B.内码（或机内码） C.字模码 3. A.便携式 B.固态盘

4. A.存储容量 B.存取时间

5. A.程序控制类 B.操作数 C.下一条指令 6. A.寄存器—寄存器型 B.寄存器—存储器型 7. A.算术运算 B.逻辑运算 8. A.集中式 B.中央仲裁器

9. A.总线 B.I/O设备（或输入输出设备） 三. 简答题

1. 计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作

系统级，汇编语言级，高级语言级。

2. 指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期

数来表示，CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周

39

期（也称为节拍脉冲或T周期）。

3. SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还

需要有动态刷新电路。

4. 程序查询方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制，

优点是硬件结构比较简单，缺点是CPU效率低，中断方式是外围设备用来“主动”通知CPU，准备输入输出的一种方法，它节省了CPU时间，但硬件结构相对复杂一些。 四. 应用题

1. 二进制表示为 -01111111

[X]原 = 11111111 [X]反 = 10000000 [X]补 = 10000001 [X]移 = 00000001

2. [x]补=00.1011 [x]补=00.1011 +[y]补=11.1011 +[-y]补=00.0101

00.0110 01.0000

x+y=+0.0110 x-y产生溢出 3. 存储器容量为64K×16位，其地址线为16位（A15—A0），数据线也是16位（D15—D0）

SRAM芯片容量为16K×8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。字扩展采用2 ：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接。

图C1.1

4.措施有：①采用高速器件，②采用cache （高速缓冲存储器），③采用多体交叉存储器，④采用双端口存储器，⑤加长存储器的字长。 5. 操作码需用6位，操作数地址码需用10位。格式如下

40

6 10 10 10 OP D1 D2 D3 OP:操作码6位

D1 ：第一操作数地址，10位 D2 ：第二操作数地址，10位 D3 ：第三操作数地址，10位

6. 所谓存储器堆栈，是把存储器的一部分用作堆栈区，用SP表示堆栈指示器，

MSP表示堆栈指示器指定的存储器的单元，A表示通用寄存器。 入栈操作可描述为（A）→MSP,(SP-1)→SP 出栈操作可描述为（SP+1）→SP,(MSP)→A 7．三总线结构如下图所示：

系统总线 内存总线 内存 IOP（通道） CPU I/O总线 图C1.2 I/O接口 I/O接口 8．解：刷存所需带宽=分辨率×每个像素点颜色深度×刷新速率，故刷存带宽为：

1024×768×3B×72/s=165888KB/s=162MB/s.

2011-2012计算机组成原理试题及答案

一、填空题：（每空1分，共15分）

1、原码一位乘法中，符号位与数值位（ ），运算结果的符号位等于（ ）。 2、码值80H：若表示真值0，则为（ ）码；若表示真值―128，则为（ ）码。 3、微指令格式分为（ ）型微指令和（ ）型微指令，其中，前者的并行操作能力比后者强。

4、在多级存储体系中，Cache存储器的主要功能是（ ）。

5、在下列常用术语后面，写出相应的中文名称：VLSI( ), RISC( ), DMA( ), DRAM( )。

6、为了实现CPU对主存储器的读写访问，它们之间的连线按功能划分应当包括（ ），（ ）（ ）。

7、从计算机系统结构的发展和演变看，近代计算机是以（ ）为中心的系统结

41

构。

二、单项选择题：（每题2分，共40分）

1、寄存器间接寻址方式中，操作数处于（ ）中。

A、通用寄存器 B、主存 C、程序计数器 D、堆栈 2、CPU是指（ ）。

A、运算器 B、控制器

C、运算器和控制器 D、运算器、控制器和主存

3、若一台计算机的字长为2个字节，则表明该机器（ ）。 A、能处理的数值最大为2位十进制数。 B、能处理的数值最多由2位二进制数组成。

C、在CPU中能够作为一个整体加以处理的二进制代码为16位。 D、在CPU中运算的结果最大为2的16次方 4、在浮点数编码表示中，（ ）在机器数中不出现，是隐含的。 A、基数 B、尾数 C、符号 D、阶码 5、控制器的功能是（ ）。

A、产生时序信号 B、从主存取出一条指令 C、完成指令操作码译码 D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。

6、虚拟存储器可以实现（ ）。 A、提高主存储器的存取速度

B、扩大主存储器的存储空间，并能进行自动管理和调度 C、提高外存储器的存取周期 D、扩大外存储器的存储空间 7、32个汉字的机内码需要（ ）。

A、 8字节 B、64字节 C、32字节 D、16字节 8、相联存储器是按（ ）进行寻址的存储器。 A、地址指定方式 B、堆栈指定方式

C、内容指定方式 D、地址指定方式与堆栈存储方式结合 9、状态寄存器用来存放（ ）。

A、算术运算结果 B、逻辑运算结果

C、运算类型 D、算术逻辑运算指令及测试指令的结果状态 10、在机器数（ ）中，零的表示形式是唯一的。

A、原码 B、补码 C、补码和移码 D、原码和反码 11、计算机的存储器采用分级方式是为了（ ）。

A、减少主机箱的体积 B、解决容量、价格、速度三者之间的矛盾 C、保存大量数据方便 D、操作方便 12、有关Cache的说法正确的是（ ）。

A、只能在CPU以外 B、CPU内外都可以设置Cache

C、只能在CPU以内 D、若存在Cache，CPU就不能再访问主存 13、在定点二进制运算中，减法运算一般通过（ ）来实现。 A、原码运算的二进制减法器 B、补码运算的二进制减法器 C、补码运算的十进制加法器 D、补码运算的二进制加法器 14、堆栈常用于（ ）。

A、数据移位 B、程序转移 C、保护程序现场 D、输入、输出

42

15、计算机系统的层次结构从内到外依次为（ ）。

A、硬件系统、系统软件、应用软件 B、系统软件、硬件系统、应用软件 C、系统软件、应用软件、硬件系统 D、应用软件、硬件系统、系统软件 16、一个指令周期通常由（ ）组成。

A、若干个节拍 B、若干个时钟周期 C、若干个工作脉冲 D、若干个机器周期

17、在计算机系统中，表征系统运行状态的部件是（ ）。

A、程序计数器 B、累加计数器 C、中断计数器 D、程序状态字

18、某虚拟存储器采用页式内存管理，使用LRU页面替换算法，考虑下面的页面访问地址流（每次访问在一个时间单位中完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定内存容量为4个页面，开始时为空的，则页面失效次数是（ ）。

A、4 B、 5 C、6 D、7 19、某一SRAM芯片，其容量是1024×8位，除电源和接地端外，该芯片引脚的最小数目是（ ）。

A、20 B、22 C、 25 D、 30

20、下面尾数（1位符号位）的表示中，不是规格化尾数的是（ ）。 A、010011101 （原码） B、110011110（原码） C、010111111 （补码） D、110111001（补码） 三、简答题：（每题5分，共10分）

1、Cache与主存之间的地址映像方法有哪几种？各有何特点？ 2、DRAM存储器为什么要刷新？有哪几种常用的刷新方法？ 四、综合题：（共35分） 1、（本题7分）某机采用微程序控制器，其微程序控制器有18种微操作命令（采用直接控制法，即水平型微指令），有8个转移控制状态（采用译码形式），微指令格式中的下址字段7位。该机机器指令系统采用4位定长操作码，平均每条指令由7条微指令组成。问：

（1）该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少（字数×字长）？（4分）

（2）该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否合适？（3分） 操作控制字段 判别测试字段 下址字段 2、（本题12分）设浮点数的格式为：阶码4位，包含一位符号位，尾数5位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为： 阶符（1位） 阶码（3位） 数符（1位） 尾数（4位） 则按上述浮点数的格式： （1）若（X）10=22/64，（Y）10= —2.75，则求X和Y的规格化浮点数表示形式。（6分）

（2）求[X+Y]浮（要求用补码计算，列出计算步骤）（6分） 3、（本题共16分）某机字长8位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问： （1）若该机主存采用16K×1位的DRAM芯片（内部为128×128阵列）构成最

43

大主存空间，则共需多少个芯片？若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？（6分） （2）若为该机配备2K×8位的Cache，每块8字节，采用2路组相联映像，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为3280H，则该地址可映像到Cache的哪一组？（4分） （3）若用4个8K×4位的SRAM芯片和2个4K×8位的SRAM芯片形成24K×8位的连续RAM存储区域，起始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。试画出SRAM与CPU的连接图，在图上标清楚地址译码连接，数据线、地址线、控制线连接。（6分）

计算机组成原理试题及答案

一、单项选择题：（每题1分，共20分）

1、目前我们所说的个人台式商用机属于 。

A、巨型机 B、中型机 C、小型机 D、微型机 2、下列数中最大的数是 。 A、（10011001）2 B、（227）8 C、（98）16 D、（152）10 3、在小型或微型计算机里，普遍采用的字符编码是 。

A、 BCD码 B、 16进制 C、 格雷码 D、 ASCⅡ码 4、在下列机器数 中，零的表示形式是唯一的。

A、原码 B、补码 C、反码 D、原码和反码 5、设［X］补=1.x1x2x3x4,当满足 时，X > -1/2成立。

A、x1必须为1，x2x3x4至少有一个为1 B、x1必须为1，x2x3x4任意 C、x1必须为0，x2x3x4至少有一个为1 D、x1必须为0，x2x3x4任意

6、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是 。

A、11001011 B、11010110 C、11000001 D、11001001 7、在CPU中，跟踪后继指令地址的寄存器是 。

A、指令寄存器 B、程序计数器 C、地址寄存器 D、状态条件寄存器 8、EPROM是指 。

A、读写存储器 B、只读存储器

C、可编程的只读存储器 D、光擦除可编程的只读存储器

9、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是（A）→MSP，(SP) ―1→SP。那么出栈操作的动作顺序应为 。

A、(MSP)→A，(SP)+1→SP B、(MSP)→A，（SP）―1→SP C、(SP―1)→SP，(MSP)→A D、 (SP)+1→SP，(MSP)→A

10、下面尾数（1位符号位）的表示中，不是规格化的尾数的是 。 A、010011101（原码） B、110011110（原码） C、010111111 （补码） D、110111001（补码）

44

11、在主存和CPU之间增加cache存储器的目的是 。 A、增加内存容量 B、提高内存可靠性

C、解决CPU和主存之间的速度匹配问题 D、增加内存容量，同时加快存取速度

12、CPU主要包括 。

A、控制器 B、控制器、 运算器、cache C、运算器和主存 D、控制器、ALU和主存 13、设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，变址寻址方式的有效地址为 。

A、EA=(X)+D B、EA=(X)+(D) C、EA=((X)+D) D、EA=((X)+(D)) 14、信息只用一条传输线 ，且采用脉冲传输的方式称为 。 A、串行传输 B、并行传输 C、并串行传输 D、分时传输 15、下述I/O控制方式中，主要由程序实现的是 。

A、PPU(外围处理机)方式 B、中断方式 C、DMA方式 D、通道方式 16、系统总线中地址线的功能是 。

A、用于选择主存单元地址 B、用于选择进行信息传输的设备

C、用于选择外存地址 D、用于指定主存和I/O设备接口电路的地址 17、CRT的分辨率额为1024×1024，颜色深度为8位，则刷新存储器的存储容量是 。

A、2MB B、1MB C、8MB D、1024B

18、设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，

寄存器内为 。

A、27H B、9BH C、E5H D、5AH 19、根据国标规定，每个汉字在计算机内占用 存储。

A、一个字节 B、二个字节 C、三个字节 D、四个字节 20、某一SRAM芯片，其容量为512×8位，考虑电源端和接地端，该芯片引出线的最小数目应为 。

A、23 B、25 C、50 D、19 二、填空题：（每空1分，共20分） 1、设X= —0.1011，则[X]补为 。

2、汉字的 、 、 是计算机用于汉字输入、内部处理、输出三种不同用途的编码。

3、数控机床是计算机在 方面的应用，邮局把信件自动分拣是在计算机 方面的应用。

4、计算机软件一般分为 和 两大类。

5、RISC的中文含义是 ；CISC的中文含义是 。 6、对动态存储器的刷新有两种方式，它们是 和 。 7、机器字长16位，表示浮点数时，阶码6位（阶符1位），尾数10位（数符1位），则浮点补码表示时，最大浮点数是 ，绝对值最小的非0的正数是 。 8、在存储系统的Cache与主存层次结构中，常会发生数据替换问题，此时我们较常使用的替换算法有 和 等。

9、一条指令实际上包括两种信息即 和 。

10、按照总线仲裁电路的位置不同，可分为 仲裁和 仲裁。

45

三、简答题：（每题5分，共15分）

1、CPU中有哪些主要寄存器？简述这些寄存器的功能。 2、RISC机器具有什么优点，试简单论述。

3、计算机存储系统分那几个层次？每一层次主要采用什么存储介质？其存储容量和存取速度的相对值如何变化？ 四、综合题：（共45分）

1、求十进制数―123的原码表示，反码表示，补码表示和移码表示（用8位二进制表示，并设最高位为符号位，真值为7位）。（本题8分）

2、基址寄存器的内容为3000H，变址寄存器的内容为02B0H，指令的地址码为002BH，程序计数器（存放当前正在执行的指令的地址）的内容为4500H，且存储器内存放的内容如下： 地址 内容 002BH 3500H 302BH 3500H 32B0H 5600H 32DBH 2800H 3500H 2600H 452BH 2500H （1）、若采用基址寻址方式，则取出的操作数是什么？ （2）、若采用变址寻址（考虑基址）方式，取出的操作数是什么？ （3）、若采用立即寻址方式，取出的操作数是什么？ （4）、若采用存储器间接寻址（不考虑基址）方式，取出的操作数是什么？ （5）、若相对寻址用于转移指令，则转移地址是多少？（本题10分） 3、现有SRAM芯片容量为2K×4位，试用此芯片组成8K×8位的存储器，（1）、共需要多少这样的芯片？（2）、要访问此存储器至少需要多少条地址线？其中片内寻址需几条？（本题6分）

4、某双面磁盘，每面有220道，已知磁盘转速r = 3000转/分。数据传输率为175000B/s。求磁盘总容量。（本题6分） 5、设浮点数x=2＿011×0.101100，y=2＿010× (－0.011010) （1）、计算x+y；（阶码与尾数均用补码运算）。 （2）、计算x×y；（阶码用补码运算，尾数用原码一位乘）。（本题15分）

参考答案

一、填空题（每空1分，共15分）

1、分开计算，相乘两数符号位的异或值。 2、移，补 3、水平，垂直 4、匹配CPU和主存之间的速度

5、超大规模集成电路，精简指令系统计算机，直接存储器存取（访问），动态随机读写存储器。

6、地址总线，数据总线，读写控制线 7、存储器 二、单项选择题（每题2分，共40分）

1、b 2、c 3、c 4、a 5、d 6、b 7、b 8、c 9、d 10、c

11、b 12、b 13、d 14、c 15、a 16、d 17、d 18、c 19、a 20、d 三、简答题（每题5分，共10分）

46

1、映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个主存块只能放到一个唯一对应的Cache块中，实现简单但Cache利用率低；全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存块唯一对应一个cache组，但可放到组内任何一个块中，是前两种方式的折中。

2、DRAM存储器采用电容存放信息，由于电容漏电，保存信息经过一段时间会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷新。 四、综合题（共35分） 1、（本题7分） （1）、操作控制字段18位，判别测试字段3位，控存容量是128×28； （2）、共16条指令，需112条微指令，控存合适，能满足需要。 2、（本题共12分） （1）、X和Y的表示为：

X 阶码：1111 尾数： 01011 Y 阶码：0010 尾数：10101 （2）、①、对阶：Ex―Ey=11.101 保留Ey，X尾数右移3位。②、尾数加：得：11.0110011

③、规格化：已经是 ④、舍入：尾数：11.0110 ⑤、判溢出：无溢出，故结果为：阶码0010 尾数10110 值：―0.1010×22 3、（本题共16分）（1）共需32个芯片，刷新信号周期约为15.6μs，刷新行地址7位；（2）主存字块标记6位，组地址7位，块内地址3位。地址3280H在Cache的50H组内。 （3）连接情况大致如图：

参考答案

一、单项选择题：（每题1分，共20分）

1、D 2、A 3、D 4、B 5、A 6、D 7、B 8、D 9、D 10、D

11、C 12、B 13、A 14、A 15、B 16、D 17、C 18、C 19、B 20、D 二、填空题：（每空1分，共20分）

1、10101 2、输入码，机内码，字形码 3、自动控制，人工智能 4、系统软件，应用软件 5、精简指令系统计算机，复杂指令系统计算机 6、集中式刷新，分布式刷新 7、（1—2—9）×231、 2—41、 8、先进先出算法（FIFO），近期最少使用算法（LRU）， 9、操作码，地址码 10、集中式， 分布式 三、简答题：（每题5分，共15分）

1、CPU有以下寄存器：①指令寄存器（IR）：用来保存当前正在执行的一条指令。②程序计数器（PC）：用来确定下一条指令的地址。③地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。④缓冲寄存器（DR）：<1>作为CPU和内存、外部设备之间信息传送的中转站。<2>补偿CPU和内存、外围设备之间在操作速度上的差别。<3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。⑤通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。⑥状态条件寄存器（PSW）：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。

47

2、RISC是精简指令系统计算机，它有以下特点：①选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。②指令长度固定，指令格式种类少，寻址方式种类少。③只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。④大部分指令在一个机器周期内完成。⑤CPU中通用寄存器数量相当多。⑥以硬布线控制为主，不用或少用微指令码控制。⑦一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。

3、分为高速Cache——主存——辅存三级层次结构，容量从小到大，速度从高到低。

存储介质：Cache SRAM 主存 DRAM

辅存 磁表面存储器 四、综合题：（共45分） 1、（本题8分）

原码：11111011 反码： 10000100 补码： 10000101 移码：00000101 2、（本题10分） （1）、3500H （2）、2800H （3）、002BH （4）、2600H （5）、452BH 3、（本题6分）（1）、8 片 （2）、13条， 11条， 4、（本题6分）解： 因为 Dr = r×N r = 3000转/分 = 50转/秒 所以 N = Dr/r = （175000B/s） / （50/s）= 3500B 磁盘总容量 = 3500B×220×2 = 1540000B=1.54MB 5、（本题15分）

(1) 阶码： 11010 尾数 ：11000000 （均为补码） (2) 阶码： 11010 （补码） 尾数： 11100100 （原码）（计算过程略）

48

本文来源：https://www.bwwdw.com/article/sa9p.html