2011年清华半导体物理器件集成电路 考研真题

更新时间:2023-09-27 16:16:01 阅读量: 综合文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

2011年清华大学研究生入学考试 半导体物理、器件及集成电路试题

150分,180分钟 (请将答案写在答题纸上)

一、 图示比较BJT和MOSFET饱和区,解释其产生物理机制

二、 (15分)列举MOSFET由于尺寸缩小引起的四种非理想效应,简要说明其产生的物理机制及对晶体管电学特性的影响

三、 (10分)考虑一个npn硅双极性晶体管,T=300K,参数如下:

NE?1018cm-3,NB?1016cm-3,DE?10cm2/s,DB?25cm2/s,

?B0??E0?10-7s,xE?1?m,xB?0.7?m。已知复合系数为1,求共基

极电流增益?、共发射极电流增益?。

四、 (15分)n+多晶硅P型MOSFET,空穴浓度NA?3?1016cm-3,氧化层电荷Qss'=1011cm-2,氧化层厚度为tox?0.05?m,相对介电常数为?ox?3.9,?s?11.7,?0?8.85?10-14F/cm,室温下

ni?1.5?1010/cm3 ,Vt?k0T?0.0259V。求以下三种情况的阈值电q压:(a)VBS?0V;(b)VBS?2V;(c)VBS?-2V

五、(15分)均匀的n型Si样品,在左半部用稳定的光照均匀产生电子空穴对,产生率为g0,若样品足够长,求稳态时样品两边的空穴浓度分布。(已知p0、?p0、Lp)

六、(15分)n+多晶硅P型mos系统,空穴浓度NA?3?1016cm-3,氧化层电荷Qss'=1011cm-2,相对介电常数为?ox?3.9,?s?11.7,

?0?8.85?10-14F/cm,室温下ni?1.5?1010/cm3 ,Vt?k0T?0.0259V。若q测得阈值电压为Vt0?0.65V,求氧化层厚度tox

七、有一种硅材料形成的n+n结,n+区掺杂浓度为5*1018 cm-3,n区掺杂浓度为5*1014 cm-3。 1、定性画出能带图; 2、定性画出载流子分布; 3、求接触电势差。

八、下图为理想MIS结构的在不同栅电压VG下的电荷分布,由图判断:(1)半导体类型(2)两图中的MIS结构分别处于什么状态?

九、

在图3中,假设所有NMOS器件的衬底均接地,电源电压为2.5V。 设输入 IN 的摆幅为 0V 至 2.5V,NMOS管的VT0 = 0.54V,|ΦF|=0.32V。考虑静态情形,并忽略寄生电容。

(1)设衬偏系数γ=0,晶体管M2工作在什么模式(线性?饱和?截止?)

(2)设衬偏系数γ=0,当IN = 0V 时,OUT = ? (3)设衬偏系数γ=0.5,求节点X 处的电压。

十、

电路如图所示,Cx?50fF,Mr有W/L=0.375/0.375,Mn有W/Leff=0.375/0.25。并假设输出反相器在输入没有达到VDD/2之前不会翻转

a. 如果In的电压0V,B点电压2.5V,Mn把X点电压从2.5V拉到1.25V需要多少时间?

b. 如果In的电压2.5V,B点电压2.5V,Mn把X点电压从0V拉到1.25V需要多少时间?

c. In的电压是0V时,如果要把Vx从2.5V拉到1.25V,VB的电压最小是多少?

十一、

如下图,所有的门均为CMOS静态对称逻辑门,kn’=2kp’ 。 门A每个输入端的电容为 8,门X每个输入端的电容为X, 门Y每个输入端的电容为Y,负载电容为CL = 45。 求使从Cin至Cout的延时最短时,各个逻辑门输入端的电容之比, 即 8:X :Y

十二、

(15 分) 下图给出了一个宽带放大器的电路图,其中各个晶体管均工作于饱和区,它们具有相同的沟道长度,且跨导效率均为 g m /I D =10V -1,特征频率均为 f T =10GHz。各晶体管沟道宽度之间的关系为: W2=8W1、W3=2W1。若忽略晶体管的沟道长度调制效应、衬底调制效应和除 C gs 之外的所有晶体管电容,v i 是一个小信号电源,静态工作点时可认为短路,C F是一个足够大的滤波电容,试回答如下问题:

a)计算该放大器的低频小信号增益; b)计算该电路的-3dB 带宽; c)电容C F的作用是什么?

十三、

一个基本两级OTA的差模半边电路可等效为如图所示的行为级模型,其中Gm1?0.5mS,Gm2?2mSRo1?200K?,Ro2?100K?,

C1?0.1pF,C2?8pF。若采用该OTA构成一个负反馈放大器,反馈网

络所提供的反馈系数为f=0.5并且不会对OTA造成负载效应,试回答如下问题:

(1) 采用负载补偿方案,使得环路增益的相位裕度达到72o,计算所

需的负载补偿电容CL及闭环-3dB带宽

(2) 采用Miller补偿方案,在第二级的输入端和输出端之间并联补

偿电容Cc,使得环路增益的相位裕度达到72o,计算所需的补偿电容Cc及闭环-3dB带宽

(3) 为了消除Miller补偿所引入的右半平面零点,新插入一个电阻

Rz与补偿电容Cc串联,计算完全消除右半平面零点影响时电阻Rz的值

本文来源:https://www.bwwdw.com/article/s91d.html

Top