计算机组成原理简答题缩印版

计算机组成原理简答题

1.硬连线控制器如何产生微命令？产生微命令的主要条件是哪些？ 答:1.硬连线控制器依靠组合逻辑电路产生微命令;组合逻辑电路的输入是产生微命令的条件，主要有：A、指令代码B、时序信号C、程序状态信息与标志位D、外部请求信号。

2.何谓中断方式？它主要应用在什么场合？请举二例。

答：A、中断方式指：CPU在接到随机产生的中断请求信号后，暂停原程序，转去执行相应的中断处理程序，以处理该随机事件，处理完毕后返回并继续执行原程序； B、谓存储总线？何谓I/O总线？各有何特点？答：（1）存储总线是连接CPU和主存储器之间的专用总线，速度高.（2）I/O总线是连接主机（CPU、M）与I/O设备之间的总线，可扩展性好。 2、在浮点数中，阶码的正负和尾数的正负各代表什么含意？对实际数值的正负与大小有何影响？答：（1）阶码为正，表示将尾数扩大（2）阶码为负，表示将尾数缩小（3）尾数的正负代表浮点数的正负

4、在CPU中，哪些寄存器属于控制用的指令部件？它们各起什么作用？ 答：（1）程序计数器PC，提供取指地址，从而控制程序执行顺序。（2）令，即以并行操作方式将两条或两条以上指令编译并执行。

超流水线（Super pipe lining）技术是将一些流水线寄存器插入到流水线段中，好比将流水线再分道。 21.微程序：用来实现一条机器指令的多条微指令构成的序列称为一条微程序；

22.主设备：在总线的数据传输的多个设备中，获得总线控制权的设备称为主设备； 23.中断嵌套：多级中断系统中，cpu在处理一个中断的过程中又去响应另一个中断请求；

24.高速缓存Cache用来存放什么内容?设置它的主要目的是什么?答：（1）用来存放当前活跃的数据与程存，可以减少cpu的I/O的负担；适合大批量得数据传输；

18.指令周期：指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间

19.计算机硬件由哪些部分组成？答：中央处理器，存储器，输入输出设备组成；

20.宽体存储器有什么特点？答：.宽体存储器将存储的位数扩到多个字的宽度，访问存储器时可以同时对多个字进行访问，从而提高数据的吞吐率。

21.计算机指令中一般包含哪些字段？各有什么作用？答：包含地址码和操作吗；操作码表示操作的类主要应用于处理复杂随机事件、控制中低速I/O； C、例：打印机控制，故障处理。

3.在DMA方式预处理（初始化）阶段，CPU通过程序送出哪些信息？ 答：向DMA控制器及I/O接口（分离模式或集成模式均可）分别送出如下信息： A、测试设备状态，预置DMA控制器工作方式；B、主存缓冲区首址，交换量，传送方向；C、设备寻址信息，启动读/写。

4.总线的分类方法主要有哪几种？请分别按这几种法说明总线的分类。 答:A、按传送格式分为：串行总线、并行总线；B、按时序控制方式分为：同步总线（含同步扩展总线），异步总线；C、按功能分为：系统总线，CPU内部总线、各种局部总线。 5.（不算CPU中的寄存器级）存储系统一般由哪三级组成？请分别简述各层存储器的作用（存放什么内容）及对速度、容量的要求。 答：A、主存：存放需要CPU运行的程序和数据，速度较快，容量较大; B、Cache：存放当前访问频繁的内容，即主存某些页的内容复制。速度最快，容量较小；C、外存：存放需联机保存但暂不执行的程序和数据。容量很大而速度较慢。 6.中断接口一般包含哪些基本组成？简要说明它们的作用。

答：A、地址译码。选取接口中有关寄存器，也就是选择了I/O设备； B、命令字/状态字寄存器。供CPU输出控制命令，调回接口与设备的状态信息； C、数据缓存。提供数据缓冲，实现速度匹配； D、控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。

1.基数：各数位允许选用的数码个数。或：各数位允许选用的最大数码值加1（不乘位权）。或：产生进位的该位数码值（不乘位权）。 2.DRAM：动态随机存取存储器，即需要采取动态刷新的RAM。 3.堆栈：按先进后出（也就是后进先出）顺序存取的存储的存储组织（区）。

4.立即寻址方式：操作数直接在指令中给出（或：紧跟指令给出），在读出指令时可立即获得操作数。 5.总线：一组可由多个部件分时共享的信息传输线。 6.逻辑地址：程序员编程时使用的，与内存物理地址无固定对应关系的地址。

7.微程序控制器：将执行指令所需要的微命令以代码形式编成微指令序列（微程序），存入一个控制存储器，需要时从该存储器中读取。按这种方式工作的控制器称为微程序控制器。

8.同步通信方式：在采用这1、何指令寄存器IR，存放现行指令，作序，作为主存活跃区的副本；（2）型；地址码一半表示操作数和操作为产生各种微操作命令的基本逻辑设置它，是为了解决cpu与主存的结果的存储位置；，

依据。（3）程序状态寄存器PS，记速度匹配；

22.计算机CPU中有哪些类型的寄录程序运行结果的某些特征标志，25.什么是堆栈?说明堆栈指针SP的存器？这些寄存器有什么功能？ 或用来设置程序运行方式与优先作用。

在计算机的运行过程中，cpu接到跟级。参与形成某些微操作命令。 答：是一种按先进后出的顺序进行紧急的服务请求而暂停执行的现行5、重叠方式是指：当一条指令的操存取的数据结构或存储区域。Sp是程序转而去执行终端服务程序，已作尚未完成之前，就开始预取与执用来存放最后进堆栈的位置的寄存处理随机事件，执行完毕后又恢复行下一条指令。 器；

源程序的执行；

6、静态存储器依靠什么存储信息？26.简述微程序控制方式的基本思17．指令系统；答：各种指令的集动态存储器又依靠什么原理存储信想。它有什么优点和缺点?答：（1）合称为指令系统，他决定了计算机息？试比较它们的优缺点。答：（1）微操作命令以为微编码形式变成指硬件的基本功能；

静态存储器以双稳态触发器为存储令，并固化在rom中（2）讲一条指18．显示器分辨率：是衡量显示器信息的物理单元，依靠内部交叉反令的操作分为若干个微指令序列，的一种标准，以图像的点数（像素）馈保存信息。速度较快，不需动态用微指令程序对应的解释执行；（3）为单位，显示器分辨率越高其显示刷新，但集成度稍低，功耗大。（2）易于维护，和修改，通用性强，但器就越好；

动态存储器依靠电容上暂存电荷来速度慢；

19．RAM与ROM有何异同？答：存储信息，电容上有电荷为1，无27.什么是中断?请说明它的特点和rom是只读存储器，对它只能读，不电荷为0.集成度高，功耗小，速度适用场合。答：在计算机的运行过能写，断电后其数据能保存。Ram悄慢，需定时刷新。

程中，cpu接到跟紧急的服务请求而随机读写存储器，速度快，断电后7、以DMA方式实现传送，大致可暂停执行的现行程序转而去执行终数据消失；

分为哪几个阶段？答：（1）DMA端服务程序，已处理随机事件，执20．什么是指令格式？计算机指令传送前的预置阶段（DMA初始化）行完毕后又恢复源程序的执行；主为什么要有一定的格式？答：对计（2）数据传送阶段（DMA传送）要特点：随机性，通过执行程序处算机指令的编码的格式称为指令格（1分）（3）传送后的结束处理 理随机事件；使用于中低速的I\O式；以便计算机能区分指令和数据； 8、在字符显示器中，何时访问一次管理，已处理随机事件；

21．CPU主要有哪些基本功能？字符发生器？其地址码如何形成？28.什么是串行总线?什么是并行总CPU主要由哪些基本部件构成？答：（1）每当点（列）计数器一个线?试比较它们的应用场合。答：采答：（1）主要由控制器，运算器两计数循环后，就访问一次缓冲存储用一条数据线进行传输的称为串行部分组成（2）指令控制、操作控制、器，然后紧跟着访问一次字符发生总线；并行总线采用多条线路进行数据运算、异常处理和中断；

器。（2）由缓冲存储器读出的字符传输数据；串行总线使用于较长的22．总线上有哪些信息传输方式？代码作为高位地址。（3）线（行）距离传输；并行总线适用于距离较各有哪些特点？答：串行，并行，计数器的计数值作为低位地址。 短的高速传输；

复合，消息；复合：在同一条总线，1、机器周期和时钟周期；答：机器16．CPU：中央处理器，是计算的传送不同的信号；可以提高总线的周期：基准，存取周期。时钟周期：核心部件。具有数据处理，加工，利用率，但会影响性能；消息：把节拍，时钟频率的倒数，机器基本中断和异常处理的功能；

各种信息组合成一个有一定格式的操作的最小单位。

17．Cache命中：cpu访问主存的数数据包在总线中进行传输，可以一2、周期挪用和向量地址；答：周期据或代码存在于cache中的情形时，次发送跟多的信息，进一步减少线挪用：DMA方式中由DMA接口向称为Cache命中；

路的数量，提高总线的利用率。 CPU申请占用总线，占用一个存取18．总线周期：总线周期通常指23．中断的过程与子程序调用的区周期。

的是BIU完成一次访问MEM或别是什么？答（1）、中断的过程与向量地址：中断方式中由硬件产生I/O端口操作所需要的时间。一中断时cpu正在运行的程序是相互向量地址，即中断入口地址。 个总线周期由几个时钟周期组独立的，它们之间没有确定的关系。3．中断隐指令及其功能；答：中断成。19．静态存储器和动态存储器子程序调用是转入的子程序与正在隐指令是在机器指令系统中没有的分别利用什么来存储0和1信息？ 执行的程序是同一个程序。（2）中指令，它是CPU在中断周期内由硬20．多体交叉存储器有什么特点？断一般是由硬件信号产生的，软中件自动完成的一条指令，其功能包由多个相互独立的存储体构成。每断除外，子程序调用是转移指令引括保护程序断点、寻找中断服务程个存储体可以分别进行数据的读起的。（3）中断服务程序的地址是序的入口地址、关中断等功能。 写，个存储体得读写过程可以重叠由硬件决定的，子程序调用是转移4．双重分组跳跃进位；答：n位全进行。Cpu在访问存储体时，数据指令在地址码中指定子程序的地加器分成若干大组，大组内又分成时间还没有完成就可以启动另一个址；（4）中断过程要存储所有的状若干小组，大组中小组的最高进位存储体的访问。 态信息，子程序调用时可以只保存同时产生，大组与大组间的进位串21．什么是程序计数器PC？为什么pc的值；（5）中断程序的调用的过行传送。

要设置PC寄存器？答：pc通常是程包括确定产生中断的原因、对多5．水平型微指令；答：水平型微指一个存放指令地址的寄存器，它通个同时进行的中断裁决等，而在一令的特点是一次能定义并执行多个常具有计数功能；在计算机中，程般的子程序调用时没有这种操作； 并行操作的微命令。从编码方式看，序中大多数指令是按执行的顺序存17．微地址寄存器：微地址寄存器直接编码、字段直接编码、字段间放在存储器中的，下一条指令的地暂存由控制存储器读出的当前微指接编码以及直接和字段混合编码都址，就是上一条指令的地址加该指令的下址字段信息。它可由带RD、属水平型微指令。其中直接编码速令的长度。所以设置pc可以简化指SD强置端的D触发器组成。其中时度最快，字段编码要经过译码，故令地址的形成； 钟端和D端配合用做ROM的读出速度受影响。

23．什么是DMA方式？DMA的主打入，用SD进行下址修改。

6．超标量和超流水线；答：超标量要优点及适用场合？

18．寻址方式：就是寻找操作数或（Super scalar）技术是指在每个时答：DMA直接访问存储器，一种高操作数地址的方式。8086提供了与钟周期内可同时并发多条独立指速输入输出的方法，能直接访问内操作数有关和与I/O端口地址有关

的两类寻址方式。与操作数有关的寻址方式有七种，分别是立即寻址，寄存器寻址，直接寻址，寄存器间接寻址，寄存器相对寻址，基址加变址寻址，相对基址加变址寻址；与I/0端口有关的寻址方式有直接端口寻址和间接端口寻址方式。 19．简述CPU通过高速缓存Cache对主存的数据存取过程。 20．指令ADD R2，（2000）中包含了哪几种寻址方式？答：寄存寻址 ，间接寻址

22．简述多重中断系统中CPU响应中断的步骤。(1)、关中断。暂时禁止所有中断；(2)、保护现场信息，包括保存pc的值；(3)、判别中断明的。

2. 说明存取周期和存取时间的区别。

解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：

存取周期 = 存取时间 +

恢复时间

3. 什么叫刷新？为什么要刷新？说明刷新有几种方法。 解：刷新：对DRAM定期进行的全部重写过程；

刷新原因：因电容泄漏而引

位）。

补充：

Cache结构改进的第三个措施是分级实现，如二级缓存结构，即在片内Cache（L1）和主存之间再设一个片外Cache（L2），片外缓存既可以弥补片内缓存容量不够大的缺点，又可在主存与片内缓存间起到平滑速度差的作用，加速片内缓存的调入调出速度。

7、解释概念：主存、辅存、cache、RAM,SRAM,DRAM,ROM,PROM;EPROM,EEPROM,CDROM,FlashMemory

Cache：高速缓冲存储器；RAM：随机存储器；SRAM：静态随机存储器；DRAM：动态随机存储器

ROM：只读存储器；PROM：可编程只道方式、5、I/O处理机方式

4、试比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。

程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高 程序中断方式CPU效率较高

DMA方式进一步提高了CPU的资源利用率。

5、说明中断向量地址和入口地址的区别和联系。

中断向量地址和入口地址的区别： 向量地址是硬件电路（向量编码器）产生的中断源的内存中条件根据中断优先条件，从而确定起的DRAM所存信息的衰减需要及中断服务程序的地址； (4)、开中时补充，因此安排了定期刷新操作；断，设置cpu优先级为当前中断优常用的刷新方法有三种：集

先级，允许响应外部中断。(5)、执中式、分散式、异步式。

行中断服务程序。完成中断请求的集中式：在最大刷新间隔时

操纵；(6)关闭中断，暂时禁止所有间内，集中安排一段时间进行刷新，中断；(7)恢复现场保护，包括pc存在CPU访存死时间。

的值(8)、开中断，继续执行源程序； 分散式：在每个读/写周期

23、基本的DMA控制器的主要部之后插入一个刷新周期，无CPU访件有哪些?答：逻辑结构包括时存死时间。

序和控制逻辑；内部计数器、异步式：是集中式和分散式

寄存器组、程序命令控制逻辑；的折衷。 优先级编码逻辑；地址、数据

缓冲器组等部分。 4. 半导体存储器芯片的译码驱动24．简述同步总线的定时方式。答：方式有几种？

规定固定的传输率，每隔一定的时解：半导体存储器芯片的译码驱动间进行一次数据传递，一直到传输方式有两种：线选法和重合法。

完毕。这是一种比较简单的通信方线选法：地址译码信号只选

式，主要适合传输速度固定或者差中同一个字的所有位，结构简单，异比较小的情况。

费器材；

25．总线。答：总线的一次信息传重合法：地址分行、列两部

送过程分为五个阶段：请求总线、分译码，行、列译码线的交叉点即总线仲裁、寻址目的地址、信息传为所选单元。这种方法通过行、列送、状态返回。为同步主方、从方译码信号的重合来选址，也称矩阵的操作，必须制定定时协议。定时译码。可大大节省器材用量，是最方式：（1）同步定时：事件出现在常用的译码驱动方式。 总线上的时刻由总线时钟信号来

确定；（2）异步定时：采用应答方5. 什么是“程序访问的局部性”？式进行总线传输控制。 存储系统中哪一级采用了程序访问 的局部性原理？

解：程序运行的局部性原理指：在

第四章

一小段时间内，最近被访问过的程1、 存储器的层次结构主要体现在序和数据很可能再次被访问；在空什么地方？为什么要分这些层间上，这些被访问的程序和数据往次？计算机如何管理这些层次？ 往集中在一小片存储区；在访问顺答：存储器的层次结构主要体现在序上，指令顺序执行比转移执行的Cache-主存和主存-辅存这两个存可能性大 (大约 5:1 )。存储系统储层次上。

中Cache—主存层次采用了程序访Cache-主存层次在存储系统问的局部性原理。 中主要对CPU访存起加速作用，即

从整体运行的效果分析，CPU访存6. Cache做在CPU芯片内有什么好速度加快，接近于Cache的速度，处？将指令Cache和数据Cache分而寻址空间和位价却接近于主存。

开又有什么好处？

主存-辅存层次在存储系统中答：Cache做在CPU芯片内主要有主要起扩容作用，即从程序员的角下面几个好处：

度看，他所使用的存储器其容量和1）可提高外部总线的利用率。位价接近于辅存，而速度接近于主因为Cache在CPU芯片内，CPU访存。

问Cache时不必占用外部总线。

综合上述两个存储层次的作2）Cache不占用外部总线就意用，从整个存储系统来看，就达到味着外部总线可更多地支持I/O设了速度快、容量大、位价低的优化备与主存的信息传输，增强了系统效果。

的整体效率。

主存与CACHE之间的信息调度3）可提高存取速度。因为功能全部由硬件自动完成。而主存Cache与CPU之间的数据通路大大与辅存层次的调度目前广泛采用缩短,故存取速度得以提高。

虚拟存储技术实现，即将主存与辅将指令Cache和数据Cache分存的一部分通过软硬结合的技术开有如下好处：

组成虚拟存储器，程序员可使用这1）可支持超前控制和流水线控个比主存实际空间（物理地址空制，有利于这类控制方式下指令预间）大得多的虚拟地址空间（逻辑取操作的完成。

地址空间）编程，当程序运行时，2）指令Cache可用ROM实现，再由软、硬件自动配合完成虚拟地以提高指令存取的可靠性。

址空间与主存实际物理空间的转3）数据Cache对不同数据类型换。因此，这两个层次上的调度或的支持更为灵活，既可支持整数（例转换操作对于程序员来说都是透

32位），也可支持浮点数据（如64读存储器；MROM：掩模型只读存储断向量表表项地址编号，中断入口器；EPROM：可擦除可编程只读存储地址是中断服务程序首址。

器；EEPROM：用电可擦除可编程只 中断向量地址和入口地址读存储器；FlashMemory：闪速存储的联系：

器

中断向量地址可理解为中主存：计算机中存放正在运行的程断服务程序入口地址指示器（入口序和数据的存储器，为计算机的主地址的地址），通过它访存可获得中要工作存储器可随机存储 断服务程序入口地址。 (两种方法：

在向量地址所指单元内放一条JMP8、计算机中哪些部件可用于存储信指令；主存中设向量地址表。参考息，按其速度、容量和价格/位排序8.4.3）

说明

6、在什么条件下，I/O设备可以向 CPU提出中断请求？

I/O设备向CPU提出中断请求的条件9、计算机中设置Cache的作用是什是：I/O接口中的设备工作完成状态么？能不能把Cache的容量扩大，为1（D=1），中断屏蔽码为0 最后取代主存为什么？ （MASK=0），且CPU查询中断时，中 断请求触发器状态为1（INTR=1）。

第五章

7、什么是中断允许触发器？他有何1、I/O设备有哪些编址方式，各有作用？

何特点？

中断允许触发器是CPU中断系统中统一编址和独立编址。统一编址是的一个部件，他起着开关中断的作在主存地址中划出一定的范围作为用（即中断总开关，则中断屏蔽触I/O地址，这样通过访存指令即可发器可视为中断的分开关）。 实现对I/O的访问。但主存的容量

相应减少了。独立编址，I/O地址8、在什么条件和什么时间，CPU可和主存是分开的，I/O地址不占主以响应I/O的中断请求？

存空间，但访存需专门的I/O指令。 CPU响应I/O中断请求的条件和时间 是：当中断允许状态为1（EINT=1），2、简要说明CPU与I/O设备之间传且至少有一个中断请求被查到，则递信息可采用哪几种联络方式，他在一条指令执行完时，响应中断。 们分别用于什么场合？

（1）答： CPU与I/O之间传递信9、试比较单重中断和多重中断服务息常采用三种联络方式：直接控制程序的处理流程，说明他们不同的（立即响应）、 同步、异步。 适用原因。 场合分别为：

直接控制适用于结构极简单、10、什么是多重中断？实现多重中速度极慢的I/O设备，CPU直接控断的必要条件是什么?

制外设处于某种状态而无须联络信多重中断是指：当CPU执行某个中号。

断服务程序的过程中，发生了更高 同步方式采用统一的时标进级、更紧迫的事件，CPU暂停现行中行联络，适用于CPU与I/O速度差断服务程序的执行，转去处理该事不大，近距离传送的场合。

件的中断，处理完返回现行中断服 异步方式采用应答机制进行务程序继续执行的过程。

联络，适用于CPU与I/O速度差较 实现多重中断的必要条件是：在大、远距离传送的场合。 现行中断服务期间，中断允许触发

器为1，即开中断。 3、I/O设备与主机交换信息时，共 有哪几种控制方式。简述他们的特11、DMA方式有什么特点？什么样的点。

I/O设备与主机交换信息时采用DMA五种：1、程序查询方式 是由CPU方式，举例说明。

通过程序不断查询I/O设备是否已由于主存和DMA接口之间有一条数做好准备，从而控制I/O设备与主据通路，因此主存和设备交换信息机交换信息。 2、程序中断方式 倘时，不通过CPU，也不需用CPU暂停若CPU在启动I/O设备后，不查询现行程序为设备服务，省去了保护设备是否已准备就绪，继续执行自现场和恢复现场，因此工作效率比身程序，只是当I/O设备准备就绪程序中断方式的效率高。适合于高并向CPU发出中断请求后予以响速I/O或辅存与主存之间的信息交应，这将大大提高CPU的工作效率。 换。因为高速I/O设备若每次申请3、直接存储器存取方式（DMA） 主与主机交换信息时，都要等待CPU存与I/O设备之间有一条数据通作出中断响应后再进行，很可能因路，主存与I/O设备交换信息时，此使数据丢失。 无需调用中断服务程序 4、I/O通

12、CPU对DMA请求和中断请求的响应时间是否相同？为什么？

解： CPU对DMA请求和中断请求的响应时间不相同，因为两种方式的交换速度相差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求（一个存取周期末）。

第七章 1. 什么叫机器指令？什么叫指令系统？为什么说指令系统与机器的主要功能以及与硬件结构之间存在着密切的关系？

答：人们习惯把每一条机器语言的语句称为机器指令，而又将全部机器指令的集合称为机器的指令系统。 件支持？

6、CPU在处理中断过程中，有几种方法找到中断服务程序的入口地址？举例说明。

第九章

1、控制单元的功能是什么？其输入受什么控制？

控制单元具有发出各种微操作命令序列的功能

2、什么是指令周期、机器周期和时钟周期？三者有何关系？

CPU每取出并执行一条指令所需单，缺点是CPU效率低，中断方式硬件结构相对复杂一些。 是外围设备用来“主动”通知（CPU3）， 直接内存访问（DMA）方式：数据传准备输入输出的一种方法，它节省输速度很高，传输速率仅受内存了CPU时间，但硬件结构相对复杂访问时间的限制。需更多硬件，一些。 适用于内存和高速外设之间大批5 指令和数据均存放在内存中，交换数据的场合。 计算机如何从时间和空间上区分它（4） 通道方式：可以实现对外设的统一们是指令还是数据。 管理和外设与内存之间的数据传

时间上讲，取指令事件发生在送，大大提高了CPU的工作效率。 “取指周期”，取数据事件发生在（5） 外围处理机方式：通道方式的进一“执行周期”。从空间上讲，从内存步发展，基本上独立于主机工作，读出的指令流流向控制器（指令寄结果更接近一般处理机。 存器）。从内存读出的数据流流向运

13 简述CPU的主要功能。 算器（通用寄存器）。

CPU主要有以下四方面的功能： 6 什么是指令周期？什么是机器

（1） 指令控制：程序的顺序控制，称为周期？什么是时钟周期？三者之间

指令控制。 的关系如何？

2. 什么叫寻址方

式？为什么要学习寻址方式？

答：寻址方式是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。

寻址方式分为指令寻址和数据寻址 3. 什么是指令字长、

机器字长和存储字长？ 答：机器字长：CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。 4. 零地址指令的操作数来自哪里？？各举一例说明。 答：零地址指令的操作数来自ACC，为隐含约定。

在一地址指令中，另一个操

作数的地址通常可采用ACC隐含寻址方式获得。

5. 对于二地址指令

而言，操作数的物理地址可安排在什么地方？举例说明。

答：对于二地址指令而言，操作数的物理地址可安排在寄存器内、指令中或内存单元内等。

第八章： 1. CPU有哪些功能？画出其结构框图并简要说明各个部件的作用。 答：取指令、分析指令，执行指令

2. 什么是指令周期？指令周期是否有一个固定值？为什么？

解：指令周期是指取出并执行完一条指令所需的时间。

由于计算机中各种指令执行所需的时间差异很大，因此为了提高CPU运行效率，即使在同步控制的机器中，不同指令的指令周期长度都是不一致的，也就是说指令周期对于不同的指令来说不是一个固定值。

3、什么是中断隐指令，有哪些功能？

CPU响应中断之后，经过某些操作，转去执行中断服务程序。这些操作是由硬件直接实现的，我们把它称为中断隐指令。它不是指令系统中的一条真正的指令，没有操作码，所以是一种不允许、也不可能为用户使用的特殊指令。

4、中断系统中采用屏蔽技术有何作用？

5、为实现多重中断，需要哪些硬的全部时间叫指令周期；机器周期是在同步控制的机器中，执行指令周期中一步相对完整的操作（指令步）所需时间，通常安排机器周期长度=主存周期；时钟周期是指计算机主时钟的周期时间，它是计算机运行时最基本的时序单位，对应完成一个微操作所需的时间，通常时钟周期=计算机主频的倒数。

3、能不能说CPU的主频越快，计算机的运行速度就越快？为什么？ 不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅与主频有关，还与数据通路结构，时序分配方案、ALU运算能力、指令功能强弱等多种因素有关，要看综合效果。

4、试比较同步控制、异步控制和联合控制的区别。 同步控制方式：任何一条指令或指令中任何一个微操作的执行都是事先确定的，并且都是受统一基准时标的时序信号所控制的方式。 异步控制方式： 不存在基准时标信号，没有固定的周期节拍和严格的时钟同步，执行每条指令和每个操作需要多少时间就占用多少时间。

联合控制方式：是前两者的相结合。对各种不同指令的微操作实行大部分统一，小部分区分对待的方法。

第十章

1、微指令的操作控制方式有几种编码方式？各有何特点？哪一种控制速度最快？

1、直接编码方式 2、字段直接编码方式 3、字段间接编码方式 4、混合编码 5、其他

2、微指令的地址有几种形成方式？各有何特点？

1 说明计算机系统的层次结构。

计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。3 请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？

SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。

4 请说明程序查询方式与中断方式各自的特点。

程序查询方式，数据在CPU（2和） 外围设备之间的传送完全靠计算机程序控制，优点是硬件结构比较简

指令周期是完成一条指令所需

（2） 操作控制：CPU管理并产生由内存取的时间。包括取指令、分析指令和

出的每条指令的操作信号，把各执行指令所需的全部时间。机器周

种操作信号送往相应部件，从而期也称为CPU周期，是指被确定为

控制这些部件按指令的要求进行指令执行过程中的归一化基准时

动作。 间，通常等于取指时间（或访存时

（3） 时间控制：对各种操作实施时间上间）。时钟周期是时钟频率的倒数，

的控制，称为时间控制。 也可称为节拍脉冲或T周期，是处

（4） 数据加工：对数据进行算术运算和理操作的最基本单位。一个指令周

逻辑运算处理，完成数据的加工期由若干个机器周期组成，每个机

处理。 器周期又由若干个时钟周期组成。 14 集中式仲裁有几种方式？特点7 简要描述外设进行DMA操作--

的过程及DMA方式的主要优点。

三种方式：链式查询方式，(距离仲(1)外设发出DMA请求；

裁器最近的设备优先级最高。)计数 （2）CPU响应请求，DMA器定时查询方式，

（优先级均等而且控制器从CPU接管总线的控制；

可以用程序改变。）独立请求方式 （3）由DMA控制器执行

（响应时间快） 数据传送操作；

何谓分布式仲裁方式？ （4）向CPU报告DMA

分布式仲裁是以优先级仲裁策略为操作结束。

基础的仲裁方式。它不需要中央仲主要优点是数据数据速度裁器，每个潜在的主方功能模块都

快

有自己的仲裁号和仲裁器。当它们8 在寄存器—寄存器型，寄存器有总线请求时，把它们唯一的仲裁—存储器型和存储器—存储器型三号发送到共享的仲裁总线上，每个类指令中，哪类指令的执行时间最仲裁器将仲裁总线上得到的号与自长？哪类指令的执行时间最短？为己的号进行比较。如果仲裁总线上

什么？

的号大，则它的总线请求不予响应，寄存器-寄存器型执行速度最并撤销它的仲裁号。最后，获胜者快,存储器-存储器型执行速度最慢。的仲裁号保留在仲裁总线上

因为前者操作数在寄存器中，后者15 什么是存储保护？通常采用什操作数在存储器中，而访问一次存么方法？

储器所需的时间一般比访问一次寄当多个用户共享主存时，为使系统

存器所需时间长。

能正常工作，应防止由于一个用户9 说明计数器定时查询工作原程序出错而破坏其它用户的程序和

理。

系统软件，还要防止一个用户程序计数器定时查询方式工作原理：总不合法的访问不是分给它的主存区线上的任一设备要求使用总线时，域。为此，系统提供存储保护。通通过BR线发出总线请求。总线控制常采用的方法是：存储区域保护和器接到请求信号以后，在BS线为访问方式保护.

“0”的情况下让计数器开始计数，16 什么是RISC？RISC指令系统计数值通过一组地址线发向各设的特点是什么？

备。每个设备接口都有一个设备地

RISC是精简指令系统计算机，它址判别电路，当地址线上的计数值有以下特点：

与请求总线的设备相一致时，该设

（1） 选取使用频率最高的一些简单指备置“1”BS线，获得总线使用权，

令，以及很有用但不复杂的指此时中止计数查询。

令。 10 什么是刷新存储器？其存储容

（2） 指令长度固定，指令格式种类少，量与什么因素有关？

寻址方式种类少。 为了不断提供刷新图像的信号，

（3） 只有取数/存数指令访问存储器，必须把一帧图像信息存储在刷新存

其余指令的操作都在寄存器储器，也叫视频存储器。其存储容

之间进行。 量由图像灰度级决定。分辨率越高，

（4） 大部分指令在一个机器周期内完灰度级越多，刷新存储器容量越大

成。 11 外围设备的I/O控制方式分哪

（5） CPU中通用寄存器数量相当多。 几类？各具什么特点？

（6） 以硬布线控制为主，不用或少用外围设备的I/O控制方式分类及特

微指令码控制。 点：

一般用高级语言编程，特别重视（1） 程序查询方式：CPU编译优化工作，以减少程序执行时

的操作和外围设备间.

的操作能够同步，1. 什么是闪速存储器？它有哪些特而且硬件结构比较点？

简单

闪速存储器是高密度、 非易失性的程序中断方式：一般适用于随机出读/写半导体存储器。从原理上看，现的服务，且一旦提出要求应立它属于ROM型存储器，但是它又可即进行，节省了CPU的时间，但随机改写信息；从功能上看，它又

相当于RAM，所以传统ROM与RAM的

定义和划分已失去意义。因而它是一种全新的存储器技术。 闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能.

2. 说明总线结构对计算机系统性能的影响。

（1）最大存储容量

单总线系统中，最大内存容

量必须小于由计算机字长所决定的可能的地址总线。

双总线系统中，存储容

量不会受到外围设备数量的影响

（2）指令系统

双总线系统，必须有专

门的I/O指令系统

单总线系统，访问内存

和I/O使用相同指令

（3）吞吐量 总线数量越多，吞吐能力越大

3. 什么是CISC？CISC指令系统的特点是什么？

CISC是复杂指令系统计算机的英文缩写。其特点是：

1指令系统复杂庞大，指令数目一般多达2、3百条。 2 寻址方式多 3 指令格式多 4 指令字长不固定 5 可访存指令不加限制 6 各种指令使用频率相差很大 7 各种指令执行时间相差很大 8 大多数采用微程序控制器 4. 指令和数据均存放在内存中，CPU如何从时间和空间上区分它们是指令还是数据？

从时间上讲,取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出指令流流向控制器（指令寄存器）。从内存读出数据流流向运算器（通用寄存器）

5主存储器的性能指标有哪些？含义是什么？

存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。

在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。

存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。

存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。

存储器带宽是指存储器在单位时间中的数据传输速率

7在计算机中，CPU管理外围设备有几种方式？

CPU管理外围设备有五种方式：（1）程序查询方式（2）程序中断方式（3）直接内存访问（DMA）方式 （4）通道方式（5）外围处理机方式-

8简要说明通用I/O标准接口SCSI的性能特点。

1）SCSI接口总线有8条数据线、1条奇偶校验线、9条控制线组成。使用50芯电缆，规定了两种电气条件：单端驱动和差分驱动。（2）总线时钟频率高。（3）SCSI接口总线以菊花链形式最多可接8台设备。

（4）每个SCSI设备有自己唯一的设备号ID=0—7。ID=7的设备有最高优先权，ID=0的设备优先权最低。采用分布式总线仲裁策略。（5）SCSI设备是指连接在SCSI总线上的智能设备，即除主适配器HBA外， 其他SCSI设备实际是外设的适配器或控制器。

（6）SCSI设备是智能设备，对SCSI总线以至主机屏蔽了实际外速存储器的特点：（1）固有的非易部总线。

设的固有物理属性，设备间可用一失性（2）廉价的高密度（3）可直（2） 同一台计算机系统的

套标准命令进行数据传送。 接执行（4）固态性能 各部件，如CPU、内存、通道和(7) SCSI设备间是一种对等关3 比较水平微指令与垂直微指令各类I/O接口间互相连接的总系，而不是主从关系。 的优缺点。 线，称为系统总线。

1. 举出CPU中6个主要寄存器的名（1）水平型微指令并行操作7 何谓通用串口I/O标准接口称及功能。 能力强、效率高、灵活性强，垂直

IEEE1394？简述其性能特点？ CPU有以下寄存器：-1-指令寄存器

型微指令则较差。 IEEE1394是串行I/O标准接口。（IR）：用来保存当前正在执行的一

（2）水平型微指令执行与SCSI并行I/O接口相比，它具有条指令。-2-程序计数器（PC）：用

一条指令的时间短，垂直型微指令更高的数据传输速率和数据传送的来确定下一条指令的地址。-3-地址

执行时间长。 实时性，具有更小的体积和连接的寄存器（AR）：用来保存当前CPU

（3）由水平型微指令解释指令的微程方便性。IEEE1394的一个重大特点所访问的内存单元的地址。

序，具有微指令字比较长，但微是，各被连接的设备的关系是平等-4-缓冲寄存器（DR）：<1>作为CPU

程序短的特点，而垂直型微指令的，不用PC介入也能自成系统。因和内存、外部设备之间信息传送的

正好相反。 此IEEE1394已成为因特尔、微软等中转站。 （ 4 ） 水平型微指令用户难以掌握，

而垂公司联手制定的PC98系统设计指 <2>补偿CPU和

直型微指令与指令比较相似，相南的新标准。

内存、外围设备之间在操作速度上

对来说比较容易掌握 8 简要说明程序中断接口中IM、IR、的差别。

4 CPU响应中断应具备哪些条EI、RD、BS五个触发器的作用。 <3>在单累加器

件？ 它们的作用是：

结构的运算器中，缓冲寄存器还可（1） 在CPU内部设置的中断屏蔽

中断屏蔽触发器（IM）：CPU是否兼作为操作数寄存器。

触发器必须是开放的。 受理中断或批准中断的标志。IM标-5-通用寄存器（AC）：当运算器的

（2） 外设有中断请求时，中断请志为“0”时，CPU可受理外界中断算术逻辑单元（ALU）执行全部算

求触发器必须处于“1”状请求。

术和逻辑运算时，为ALU提供一个

态，保持中断请求信号。 中断请求触发器（IR）：暂存中断请工作区。

（3） 外设（接口）中断允许触发求线上由设备发出的中断请求信-6-状态条件寄存器：保存由算术指

器必须为“1”，这样才能号。IR标志为“1”时表示设备发出令和逻辑指令运行或测试的结果建

把外设中断请求送至了中断请求。

立的各种条

CPU。 允许中断触发器（EI）：用程序指令件码内容。除此之外，还保存中断

当上述三个条件具备时，CPU在现来置位，控制是否允许某设备发出和系统工作状态等信息，以便使

行指令结束的最后一个状态周期响中断请求。EI为“1”时，某设备可CPU和系统能及时了解机器运行

应中断。 以向CPU发出中断请求。 状态和程序运行状态。

1. DRAM存储器采用何种方式刷准备就绪的标志（RD）：一旦设备做2. 何谓“总线仲裁”？一般采用何

新？有哪几种常用的刷新方式？ 好一次数据的接受或发送，便发出种策略进行仲裁，简要说明它们的

DRAM采用读出方式进行刷新。一个设备动作完毕信号，使RD标志应用环境。

因为读出过程中恢复了存储为“1”。 连接到总线上的功能模块有主动和

单元的MOS栅极电容电荷，工作触发器：（BS）：设备“忙”的被动两种形态。主方可以启动一个

并保持原单元的内容，所以标志，表示设备正在工作。

总线周期，而从方只能响应主方的

读出过程就是再生过程。常7+ 中断接口中有哪些标志触发请求。每次总线操作，只能有一个

用的刷新方式由三种：集中器？功能是什么？ 主方占用总线控制权，但同一时间

式、分散式、异步式 RD EI IR IM

里可以有一个或多个从方。

2. 什么叫指令？什么叫指令系9. 中断处理过程包括哪些操作步除CPU模块外，I/O功能模

统？ 骤？

块也可以提出总线请求。为了解决

指令就是要计算机执行某种操作的中断处理过程如下： -1-设备提出中多个主设备同时竞争总线控制权，

命令 断请求; -2-当一条指令执行结束时必须具有总线仲裁部件，以某种方

一台计算机中所有机器指令的集CPU响应中断3 CPU设置“中断屏式选择其中一个主设备作为总线的

合，称为这台计算机的指令系统。 蔽”标志，不再响应其它中断请求4下一次主方。

3. 什么叫指令？什么叫微指令？保存程序断点（PC）5硬件识别中一般来说，采用优先级或公

二者有什么关系？ 断源（移到中断服务子程序入口地平策略进行仲裁。在多处理器系统

指令，即指机器指令。每一条指令址）6用软件方法保存CPU现场7中对CPU模块的总线请求采用公

可以完成一个独立的算术运算或逻为设备服务8恢复CPU现场

平原则处理，而对I/O模块的总线

辑运算操作。控制部件通过控制线-9-“中断屏蔽”标志复位，以便接请求采用优先级策略。

向执行部件发出各种控制命令，通收其它设备中断请求10返回主程序 3. 何谓CRT的显示分辨率、灰度

常把这种控制命令叫做微命令，而11. 什么是并行处理？

级？

一组实现一定操作功能的微命令的广义地讲，并行性有两种含义：一分辨率是指显示器所能表示的像素

组合，构成一条微指令。许多条微是同时性，指两个或多个事件在同个数。像素越密，分辨率越高，图

指令组成的序列构成了微程序，微一时刻发生；二是并发性，指两个像越清晰。分辨率取决于显像管荧

程序则完成对指令的解释执行。 或多个事件在同一时间间隔内发光粉的粒度、荧光屏的尺寸和CRT

4. 总线的一次信息传送过程大致生。计算机的并行处理技术可贯穿电子束的聚焦能力。同时刷新存储

分哪几个阶段？ 于信息加工的各个步骤和阶段，概器要有与显示像素数相对应的存储

分五个阶段：请求总线、总线仲裁、括起来，主要有三种形式：（1）时空间，用来存储每个像素的信息。 寻址（目的地址）

、信息传送、状态间并行：指时间重叠，在并行性概灰度级是指黑白显示器中

返回（或错误报告）。 念中引入时间因素，让多个处理过所显示的像素点的亮暗差别，在彩

5. 比较选择型DMA控制器与多路程在时间上相互错开，轮流重叠地色显示器中则表现为颜色的不同。

型DMA控制器？ 使用同一套硬件设备的各个部分，灰度级越多，图像层次越清楚逼真。选择型DMA

控制器特别适合数据传送率很高以以加快硬件周转而赢得速度。 （2）

至接近内存存取速度的设备，而不空间并行：指资源重复，在并行性1 一个较完善的指令系统应包括适用慢速设备；而多路型DMA控制概念中引入空间因素，以“数量取哪几类？ 器却适合于同时为多个慢速外设服胜”为原则来大幅度提高计算机的包括：数据传送指令、算术运算务。 处理速度。 （3）时间并行+空间并指令、逻辑运算指令、程序控制指选择型DMA控制器在物理上可以连接多个设行：指时间重叠和资源重复的综合令、输入输出指令、堆栈指令、字备，而逻辑上只允许接一个设备；应用，既采用时间并行性又采用空符串指令、特权指令等。 而多路型不仅在物理上可连接多个间并行性 2 什么是闪速存储器？它有哪些外设，而且在逻辑上也允许这些外 特点？ 设同时工作。

闪速存储器是高密度、非易失性的选择型以数据块方式传送，多路型读/写半导体存储器。从原理上看，中各设备以字节交叉方式通过DMA它属于ROM型存储器，但是它又可控制器进行数据传送。 随机改写信息；从功能上看，它又6一个计算机系统中的总线，大致相当于RAM，所以传统ROM与RAM分为哪几类？ 的定义和划分已失去意义。因而它（1） 同一部件如CPU内部连接各寄存器是一种全新的存储器技术。 闪及运算部件之间的总线，称为内

本文来源：https://www.bwwdw.com/article/s3um.html