集成电路版图复习课答案总结（最终版）

1、描述集成电路工艺技术水平的五个技术指标及其物理含义 ⑴ 集成度(Integration Level)：以一个IC芯片所包含的元件(晶体管或门/数)来衡量，（包括有源和无源元件）。

⑵ 特征尺寸 (Feature Size) /（Critical Dimension）：特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。

⑶ 晶片直径(Wafer Diameter)：当前的主流晶圆的尺寸为12吋(300mm)，正在向18吋(450mm)晶圆迈进。

⑷ 芯片面积(Chip Area)：随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。

⑸ 封装（Package）：指把硅片上的电路管脚，用导线接引到外部接头处，以便于其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。

2、简述集成电路发展的摩尔定律。

2 集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小 倍，这就是摩尔定律。当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍 3、集成电路常用的材料有哪些？

集成电路中常用的材料有三类：半导体材料，如Si、Ge、GaAs 以及InP 等；绝缘体材料，如SiO2、SiON 和Si3N4 等；金属材料，如铝、金、钨以及铜等。

4、集成电路按工艺器件类型和结构形式分为哪几类，各有什么特点。 双极集成电路：主要由双极晶体管构成（NPN型双极集成电路、PNP型双极集成电路）。优点是速度高、驱动能力强，缺点是功耗较大、集成度较低。

CMOS集成电路：主要由NMOS、PMOS构成CMOS电路，功耗低、集成度高，随着特征尺寸的缩小，速度也可以很高。

BiCMOS集成电路：同时包括双极和CMOS晶体管的集成电路为 BiCMOS集成电路，综合了双极和CMOS器件两者的优点，但制作工艺复杂。

5、解释基本概念: 微电子、集成电路、集成度、场区、有源区、阱、外延

微电子：微电子技术是随着集成电路，尤其是超大型规模集成电路而发展起来的一门新的技术。微电子技术包括系统电路设计、器件物理、工艺技术、材料制备、自动测试以及封装、组装等一系列专门的技术，微电子技术是微电子学中的各项工艺技术的总和。微电子学是研究在固体（主要是半导体）材料上构成的微小型化电路、电路及微电子系统的电子学分支。

集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶 片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能。

集成度：集成电路的集成度是指单块芯片上所容纳的元件数目。

集成 度越高，所容纳的元件数目越多。

场区：在微电子学中，场区是指一种很厚的氧化层，位于芯片上不做晶体管、电极接触的区域，可以起到隔离晶体管的作用。 有源区和场区是互补的，晶体管做在有源区处，金属和多晶硅连线多做在场区上。

有源区：硅片上做有源器件的区域。（就是有些阱区。或者说是采用STI等隔离技术，隔离开的区域）。业内通俗的把有后续杂质注入的地方就都叫做有源区。

阱：CMOS集成电路制造的过程中制备的第一层。

如果在N型衬底上扩散P型区，就叫做P阱区；如果在P型衬底上扩散N型区，就叫做N阱区；

外延：外延是半导体工艺当中的一种。在bipolar工艺中，硅片最底层是P型衬底硅（有的加点埋层）；在单晶衬底（基片）上生长一层有一定要求的、与衬底晶向相同的单晶层，犹如原来的晶体向外延伸了一段，称外延层。

6、解释一些英文缩写词： IC、VLSI、ULSI、CMP、CVD、LPCVD、RIE、SOI、ERC、DRC、EXT等

IC(Integrated Circuit)集成电路

VLSI（Very-Large-Scale Integration）超大规模集成电路 ULSI（Ultra-Large-Scale Integration）特大规模集成电路 CMP（Chemical Mechanical polishing）化学机械平坦化 CVD (Chemical Vapor Deposition)化学汽相淀积

LPCVD （Low Pressure Chemical Vapor Deposition）低压力化学气相沉积法

RIE（Reactive Ion Etching）反应离子刻蚀

ICP( Inductively-Coupled Plasma) 电感耦合等离子刻蚀 SOI（Silicon-On-Insulator）绝缘衬底上的硅 ERC（ Electrical Rules Check ）电气规则检查 DRC （design rule check）设计规则检查 EXT（版图提取程序）

7、集成电路工艺（integrated circuit technology）

是把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅片、玻璃或陶瓷衬底上，再用适当的工艺进行互连，然后封装在一个管壳内，使整个电路的体积大大缩小，引出线和焊接点的数目也大为减少。集成的设想出现在50年代末和60年代初，是采用硅平面技术和薄膜与厚膜技术来实现的。电子集成技术按工艺方法分为以硅平面工艺为基础的单片集成电路、以薄膜技术为基础的薄膜集成电路和以丝网印刷技术为基础的厚膜集成电路。 8、集成电路工艺方法分为：双极性工艺、CMOS工艺、BICMOS工艺 9、集成电路制造流程

集成电路的制造过程：设计 工艺加工 测试 封装

其中工艺加工的步骤是：1.硅片准备2.由氧化、淀积、离子注入或蒸发形成新的薄层或膜层3.曝光4.刻蚀5.用掩膜板重复2~4步骤20~30次

10、掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等

11、制膜：制作各种材料的薄膜

12、光刻三要素：光刻胶、掩膜版和光刻机

光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体

光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某些特定溶液中的溶解特性改变。 正胶：曝光后可溶 负胶：曝光后不可溶

13、正胶：分辨率高，在超大规模集成电路工艺中，一般只采用正胶 14、负胶：分辨率差，适用于加工线宽大于等于3um的线条 15、（a）几种常见的光刻方法

接触式光刻：分辨率较高，但是容易造成掩模版和光刻胶膜的损伤。 接近式曝光：在硅片和掩膜版之间有一个很小的间隙（10~25um），可以大大减小掩膜版的损伤，分辨率较低。

投影式曝光：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式 (b)对光刻的基本要求： （1）高分辨率 （2）高灵敏度 （3）精密的套刻对准 （4）大尺寸硅片上的加工

本文来源：https://www.bwwdw.com/article/rhrf.html