移位寄存器 - 图文

移位寄存器及其应用

学院：物理电子工程学院 专业：电子科学与技术 年级：2012 指导老师：周胜海 实验者：王洋 学号：20125044017 同实验者：余冰新 实验日期：2014.12.18 一、实验目的

1、掌握移位寄存器CC40194的逻辑功能与使用方法，

2、了解移位寄存器的使用—实现数据的串行，并行转换和构成环形计数器； 3、进一步掌握用示波器观察多个波形时序关系的方法。 二、实验仪器及材料

1. 数电实验箱、双踪示波器、数字万用表。

2. 元件：CC40194两片、74HC125两片，74LS20一片。 三、实验原理

1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下

依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左右移的控制信号便可实现双向移位要求。根据寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同，可互换使用

2、移位寄存器应用很广，可构成移位寄存器型计数器、顺序脉冲发生器和串行累加器；可用作数

据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。 （1）环形计数器

把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如下图所示

(2）实现数据串、并转换

1、串行/并行转换器串行/并行转换是指串行输入的数据，经过转换电路之后变成并行输出。下面是用两片74LS194构成的七位串行/并行转换电路。

2、并行/串行转换是指并行输入的数据，经过转换电路之后变成串行输出。对于中规模的集成移位寄存器，其位数往往以4位居多，当所需要的位数多于4位时，可以把几片集成移位寄存器用级连的方法来扩展位数。 四、实验内容

1、组装移位寄存器。Q0~Q3接LED显示，选1Hz正方波作为CP输入，观察数据的循环过程。将CP改为1kHz的正方波，用示波器观察并记录CP、Q0~Q3的波形。 电路图如下

输入为1kHz及输出端Q0、Q1 Q2 Q3波形的波形图：

D0为输入信号，D1为Q0的输出，D2为Q1的输出，D3为Q2的输出，D4为Q3的输出，

2、设计下图所示的串行移位器，然后组装、测试电路的逻辑功能，三态门74HC125的输入端接数据开关（0001），CP选手动脉冲或1HZ正方波。观察0001这4位二进制数串行至CC40194的右端，并行的传输过程。

将CP改成1kHz的正方波，观察并记录CP波形，时序脉冲产生器输出Y0~Y3波形、移位寄存器CC40194串行输入右端DSR(DSL)波形，以及输出端Q0、Q1 Q2 Q3波形。最后比较他们之间的时序关系。

在multisim中的仿真图如下所示

Y0~Y3波形

最上边为输入信号，D0为Y0的输出，D1为Y1的输出，D2为Y2的输出，D3为Y3的输出

时序的比较：由仿真图可知，Y0，Y1，Y2，Y3的周期为时钟周期的4倍，并且Y0，Y1，Y2，Y3的低电平是当来一个时钟时依次出现的

1为输入信号，2为Dsr，D0为Q0的输出，D1为Q1的输出，D2为Q2的输出，D3为Q3的输出 时序的比较：由仿真图可知，Dsr的周期是时钟周期的4倍，Q0，Q1，Q2，Q3的周期也为时钟周期的4倍，并且Y0，Y1，Y2，Y3的高电平是当来一个时钟时依次出现的 五、实验总结

通过过本次实验，了解了移位寄存器74LS194集成电路的逻辑功能和使用方法，了解了有关寄存器，串行、并行，并行、串行数据转换的原理，熟悉了电路的基本连接方法

本文来源：https://www.bwwdw.com/article/r8po.html