EDA技术及应用实验指导书

EDA技术及应用 实验指导书

EDA技术及应用课程实验指导书

实验一 基于 VHDL 的一位全加器设计 一、实验目的

①复习数字逻辑实现全加器的原理。

②学习 QUARTUS II软件的使用方法和 VHDL输入完成设计的全过程。 ③学习实验开发系统的使用方法。

二、实验原理

全加器的输入端口有：两个加数ain和bin，低位来的进位信号cin。输出端口有：和sum，进位信号cout。

ain 0 0 0 0 1 1 1 1

根据全加计算的真值表分析，系统输出与输入之间的逻辑关系为：

sum=(ain XOR bin) XOR cin ;

cout=(ain AND bin)OR(bin AND cin)OR(ain AND cin);

bin 0 0 1 1 0 0 1 1 cin 0 1 0 1 0 1 0 1 sum 0 1 1 0 1 0 0 1 cout 0 0 0 1 0 1 1 1 三、实验设备

序号 1 2 实验箱 计算机 名称 型号与规格 ZY11EDA13BE型 装有Quartus II 软件 数量 备注

四、实验内容

本实验要求完成的任务是用VHDL代码描述一个全加器的功能，并利用可编程逻辑器件开发平台实现这一设计。实验中用八位拨动开关模块的K1～K3表示三个一位输入——加数输入ain和bin以及低位的进位信号cin，用LED模块的LED1～LED2来表示全加计算结果sum和cout。实验LED亮表示对应的位为‘1’，LED灭表示对应的位为‘0’。通过输入不同的值来观察输入的结果与实验原理中的计算结果是否一致。

五、实验步骤及数据记录

1、认识QUARTUS

通过桌面上的快捷图标或者开始菜单打开Quartus。或者可以通过双击桌面上的QUARTUS图标打开。

系统将打开Quartus的用户界面。与window的大多数窗口一样他的主窗口拥有标题栏菜单栏工具栏这样的常规部分。另外还有资源管理窗、编辑状态显示窗、信息显示窗和工程工作区等其他主要部分。

2、编写VHDL语言设计代码

为了输入编写好的VHDL源代码，我们需要新建一个*.vhd的文件。在file菜单下选择New。

编辑完成以后保存方式与Windows常规操作一样，点击File菜单栏中的Save命令进行保存。

3、建立工程。

Quartus中每一个设计都是一个工程，所以为了完成后面的工作我们要为设计新建一个工程。可以点击File菜单栏中的New Project Wizard?命令通过新工程向导来完成。

4、仿真调试

仿真需要使用波形文件来模拟设计的输入信号以验证系统输出是否符合设计要求。现在我们开始建立波形文件。点击File菜单栏下面的New打开新建文件对话框。选择Other Files选项卡，在其中选择Vector Waveform File，点击OK。

点击Processing菜单栏下面的Simulating Tool仿真工具窗口。

在仿真工具对话框中首先选择功能仿真Functional，点击Generate

Functional Simulation Netlist产生功能仿真网表，成功以后就可以点击Start开始功能仿真。完成以后点击Report可以查看仿真结果报告。如果选择Timing则可以进行时序仿真。时序仿真不需要另外生成仿真网表。

5、引脚配置

完成验证得到基本正确的设计之后我们就可以进行引脚锁定和硬件验证了。 在Assignments菜单下面选择Assignments Editor项就可以打开分配编辑器进行引脚分配了。

在打开的对话框中确认

和

按钮处于按下状态，

处于弹起状态。这

时表格中会自动显示顶层实体的端口，双击location列下面的单元格，在打开的下拉菜单中选择要锁定的引脚号就可以了。

完成分配以后，需要保存锁定文件，并重新进行一次全程编译。 6.下载配置硬件

对于需要下载调试硬件验证的工程，我们需要确认已经完成了选定器件、分配管脚等工作，如果之前没有做则需要补充完成。

直接编程目标器件的方式：

1）使用下载电缆将 PC 机与实验系统核心板上JTAG接口连接起来。 2）选择 QUARTUSII 软件的 Tool>Programmer 命令，进入编程器窗口。

如果没有设置编程硬件，则编程硬件类型为 No Hardware，需要 对编程硬件进行设置。点击 Hardware Setup?编程硬件设置按钮，进入如图所示的编程硬件设置对话框。

点击 Add Hardware 按钮，出现 Add Hardware 对话框，如图所示。

本文来源：https://www.bwwdw.com/article/r6w5.html