数字电路实验讲义

数字电路实验讲义

课题：实验一门电路逻辑功能及测试 课型：验证性实验 教学目标：熟悉门电路逻辑功能，熟悉数字电路实验箱及示波器使用方法 重点：熟悉门电路逻辑功能。 难点：用与非门组成其它门电路 教学手段、方法：演示及讲授 实验仪器： 1、示波器； 2、实验用元器件

74LS00 二输入端四与非门 2 片 74LS20 四输入端双与非门 1 片 74LS86 二输入端四异或门 1 片 74LS04 六反相器 1 片 实验内容：

1、测试门电路逻辑功能

（1）选用双四输入与非门74LS20 一只，插入面包板（注意集成电路应摆正放平），按图1.1 接线，输入端接S1～S4(实验箱左下角的逻辑电平开关的输出插口)，输出端接实验箱上方的LED 电平指示二极管输入插口D1～D8 中的任意一个。

（2）将逻辑电平开关按表1.1 状态转换，测出输出逻辑状态值及电压值填表。

2、逻辑电路的逻辑关系

（1）用74LS00 双输入四与非门电路，按图1.2、图1.3 接线，将输入输出逻辑关系分别填入表1.2，表1.3 中。

（2）写出两个电路的逻辑表达式。 3、利用与非门控制输出

用一片74LS00 按图1.4 接线。S 分别接高、低电平开关，用示波器观察S 对输出脉冲的控制作用。

4、用与非门组成其它门电路并测试验证。

（1） 组成或非门：

用一片二输入端四与非门组成或非门Y?A?B?A?B，画出电路图，测试并填表1.4。

（2） 组成异或门：

① 将异或门表达式转化为与非门表达式； ② 画出逻辑电路图； ③ 测试并填表1.5。

5、异或门逻辑功能测试

（1） 选二输入四异或门电路74LS86，按图1.5 接线，输入端1、2、4、5 接电平开关输出插口，输出端A、B、Y 接电平显示发光二极管。 （2） 将电平开关按表1.6 的状态转换，将结果填入表中。

6、逻辑门传输延迟时间的测量

用六反相器74LS04 逻辑电路按图1.6 接线，输入200Hz 连续脉冲（实验箱脉冲源），将输入脉冲和输出脉冲分别接入双踪示波器Y1、Y2 轴，观察输入、输出相位差。

实验报告

1、按步骤要求填表并画逻辑图 2、回答问题：

（1）怎样判断门电路逻辑功能是否正常？

（2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？

（3）异或门又称可控反相门，为什么？

课题 ： 实验二 组合逻辑电路( 2 学时 ) 课型：验证性实验 教学目标：

1、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能 3、学会二进制数的运算规律 重点：掌握组合逻辑电路的功能测试

难点：测试用异或、与或和非门组成的全加器的逻辑功能 教学手段、方法：讲授及演示 实验仪器：

74LS00 二输入端四与非门 3 片 74LS86 二输入端四异或门 1 片 74LS54 四组输入与或非们 1 片

实验内容

1、组合逻辑电路功能测试

⑴ 用2 片74LS00 组成图3.1 所示逻辑电路。为了便于接线和检查，按图中注明的芯片编号及引脚对应的标号接线。

⑵ 图中A、B、C 接电平开关，Y1、Y2 接发光管电平显示。

⑶ 按表3.1 要求，改变A、B、C 的状态填表并写出Y1、Y2 的逻辑表达式。 ⑷ 比较逻辑表达式运算结果与实验是否一致。

2、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能

根据半加器的逻辑表达式可知，半加器Y 是A、B 的异或，而进位Z 是A、B 相与，故半加器可用一个集成异或门和二个与非门组成如图3.2。

⑴ 在实验箱上用异或门和与非门接成以上电路。A、B 接电平开关S、Y、Z 接电平显示。

⑵ 按表3.2 要求改变A、B 状态，将实验结果填表。

3、测试全加器的逻辑功能。 ⑴ 写出图3.3 电路的逻辑表达式； ⑵ 根据逻辑表达式列出真值表；

⑶ 根据真值表画出函数Si、Ci 的卡诺图。

⑷ 填写表3.3 各点状态。

⑸ 按照原理图选择与非门，接线进行测试。将结果记录在表3.4 中，并与表3.3 数据进行比较，看逻辑功能是否一致。

4、测试用异或、与或和非门组成的全加器的逻辑功能

⑴ 画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。 ⑵ 用上述三块逻辑电路器件按自己画出接线图。接线时注意与或非门中不用的与门输入端接地。

⑶ 输入端Ai、Bi、Ci-1 接电平开关输出插口（Si），输出端接电平显示发光二极管（Di）并将逻辑状态填入表3.5。

实验报告

1、整理实验数据、图表并对实验结果进行分析讨论。 2、总结组合逻辑电路的分析方法。

课题 触发器（一）R-S,D,J-K ( 2 学时 ) 课型：验证性实验 教学目标：

1、熟悉并掌握R-S,D,J-K触发器的构成，工作原理和功能测试方法。 2、学会正确使用触发器集成芯片。 3、了解不同逻辑功能FF相互转换的方法。

重点：掌握R-S,D,J-K触发器的构成，工作原理和功能测试方法 难点：触发器功能转换 教学手段、方法：讲授及演示 实验仪器： 1、双踪示波器 2、实验用元器件

74LS00 二输入端四与非门 1 片 74LS74 双D 型触发器 1 片 74LS112 双J-K 触发器 1 片 实验内容：

1、基本R-SFF 功能测试

将两个TTL 与非门首尾相接构成基本R-SFF 电路如图4.1 所示。 (1) 按下面的顺序在输入端加信号：

观察并记录FF 的Q、端的状态，将结果填入表4.1 中，并说明在上述各种输入状态下，FF 执行的是什么功能？

（2） Sd端接低电平，Rd 端加脉冲（手动单脉冲）。 （3） Sd端接高电平，Rd端加脉冲（手动单脉冲）。 （4）连接RdSd，并加脉冲（手动单脉冲）。

观察⑵、⑶、⑷三种情况下，Q、Q端的状态。总结基本R-SFF 的Q 或Q 端的状态改变和输入端 RdSd的关系。

（5）当 Sd=Rd =0 时，观察Q、Q端的状态。此时使RdSd同时由低电平跳为高电平时，注意观察Q、Q端的状态，重复3--5 次看Q、Q端的状态是否相同，以正确理解“不定”状态的含义。 2、维持—阻塞型D 触发器功能测试

双D型正边沿维持—阻塞型触发器74LS74的逻辑符号如图4.2 所示。

图中、端为异步置1 端和置0 端（或称异步置位，复位端），CP 为时钟脉冲端。 (1) 在RdSd端加低电平，观察并记录Q、Q端的状态。

(2) 在RdSd端加高电平，D 端分别接高、低电平，用点动脉冲作为CP，观察并记录当CP 为0、↑、1、↓时Q 端的变化（即由低电平跳为高电平和高电平跳为低电平）。 (3) 当Sd= Rd=1、CP=0（或CP=1），改变D 端信号，观察Q 端的状态是否变化？整理上述实验室数据，将结果填入表4.2 中。

(4) 令Rd=Sd=1，将D 和 端相连，CP 加连续脉冲，用双踪示波器观察并记录Q相对于CP 的波形。

3、负边沿J-K 触发器功能测试

双J-K 负边沿J-K 触发器74LS112 芯片的逻辑符号如图4.3 所示。

(1) 按表4.3 给出的控制状态顺序，测试其逻辑功能，并将结果填入表4.3 中。 (2) 令J=K=1 时，CP 端加连续脉冲，用双踪示波器观察Q 和CP 波形，并与D 型触发器实验2 的 ⑷ D 和 端相连时观察到的Q 端的波形相比较，有何异同点？

4、触发器功能转换

(1) 将D 触发器和J-K 触发器转换成T，触发器，列出表达式，画出实验电路图。

(2) 接入连续脉冲，观察各触发器CP 及Q端波形。比较两者关系。

(3) 自拟实验数据表并填写。 实验报告

1、整理实验数据并填表

2、写出实验内容3、4的实验步骤及表达式 3、画出实验4的电路图及相应表格 4、总结各类触发器特点

课题：实验四 三态输出触发器及锁存器 ( 2 学时 ) 课型：验证性实验 教学目标：

1、掌握三态触发器和锁存器的功能及使用方法 2、学会用三态触发器和锁存器构成的功能电路。 重点：掌握三态触发器和锁存器的功能及使用方法 难点：三态输出触发器功能及应用 教学手段：讲授及演示 实验仪器： 1、双踪示波器 2、元器件

① CD4043 三态输出四R-S 触发器 1 片 ② 74LS75 四位D 锁存器 1 片 实验内容：

1、锁存器功能及应用。

图9.1 为74LS75 四D 锁存器，每两个D 锁存器由一个锁存信号G 控制，当G 为高电平时，输出端Q 随输入端D 信号的状态变化，当G 由高变为低时，Q 锁存在G 端由高变为低前Q 的电平上。 (1) 验证图9.1 锁存器功能，并列出功能状态表。 (2) 用74LS75 组成数据锁存器。

按图9.2 接线，1D～4D 接逻辑开关作为数据输入端，G1，2 和G3，4 接到一起作为锁存选通信号ST，1Q～4Q 分别接到7 段译码器的A-D 端，数据输出由数码管显示。设：逻辑电平H 为“1”，L 为“0”ST=1， 输入0001，0011，0111，

观察数码管显示。ST=0， 输入不同数据，观察输出变化。 2、三态输出触发器功能及应用。

2、三态输出触发器功能及应用

4043 为三态R-S 触发器，其包含有4 个R-S 触发器单元，输出端均用CMOS 传输门对输出状态施加控制。当传输门截止时，电路输出呈“三态”，即高阻状态。管脚排列见图9.3。

(1) 三态输出R-S 触发器功能测试 验证R-S 触发器功能，并列出功能表。

注意：(a) 不用的输入端必须接地，输出端可悬空。

(b) 注意判别高阻状态，参考方法：输出端为高阻状态时用万用表电压档测 量电压为零，用电阻档测量电阻为无穷大。 (2) 用三态触发器4043 构成总线数据锁存器

图9.4 是用4043 和一个四2 输入端与非门4081（数据选通器）及一片4096（做缓冲器）构成的总线数据锁存器。

(a) 分析电路的工作原理。（提示：ST 为选通端，R 为复位端，EN 为三态功能控制端）。

(b) 写出输出端Q 与输入端A、控制端ST、EN 的逻辑关系。 (c) 按图接线，测试电路功能，验证(1)的分析。

注意：4043 的R 和EN 端不能悬空，可接到逻辑开关上。

四、思考和选做

1、图9.2 中，输出端Q 与输入端A 的相位是否一致？如果想使输出端与输入端完全一致，应如何改动电路？

2、如果将输入端A 接不同频率脉冲信号，输出结果如何？试试看。 实验报告

1、总结三态输出触发器的特点。

2、整理并画出4043和74LS75的逻辑功能。

课题：实验五 时序电路测试及研究（2 学时） 课型：验证性实验 教学目标：

1、掌握常用时序电路分析、设计及测试方法。 2、训练独立进行实验的技能。

重点：掌握常用时序电路分析、设计及测试方法 难点：自循环移位寄存器—环形计数器 教学手段：讲授及演示 实验仪器： 1、双踪示波器 2、实验用元器件

74LS00 二输入端四与非门 1 片

74lS73 双J-K 触发器 2 片 74LS175 四D 触发器 1 片 74LS10 三输入端三与非门 1 片 实验内容

1、异步二进制计数器

(1) 按图5.1 接线。

(2) 由CP 端输入单脉冲，测试并记录Q1—Q4 状态及波形(可调连续脉冲)。 2、异步二-十进制加法计数器

(1) 按图5.2 接线。QA、QB、QC、QD 4 个输出端分别接发光二极管显示，CP 端接连续脉冲或单脉冲。

(2) 在CP 端接连续脉冲，观察CP、QA、QB、QC、QD 的波形。 (3) 画出CP、QA、QB、QC、QD 的波形。 3、自循环移位寄存器—环形计数器

(1) 按图5.3 接线构成环形计数器，将A、B、C、D 置为1000，用单脉冲计数，记录各触发器状态。

(2) 改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1”（模拟干扰信号作用的结果），观察计数器能否正常工作。分析原因。 (3) 扭环形计数器

在环形计数器的基础上，自己设计构成扭环形计数器，测试其工作状态变化，与环形计数器比较。 实验报告

1、画出实验内容要求的波形及记录表格。 2、总结时序电路特点。

课题：实验六 集成计数器及寄存器（2 学时） 课型：验证性实验 教学目标：

1、熟悉集成计数器逻辑功能和各控制端作用。 2、掌握计数器使用方法 重点：掌握计数器使用方法 难点：任意进制计数器设计方法 教学手段：讲授及演示 实验仪器： 1、双踪示波器 2、器件

74LS90 十进制计数器 2 片 74LS00 二输入端四与非门 1 片 实验内容：

1、集成计数器74LS90 功能测试。

74LS90 是二-五-十进制异步计数器。逻辑简图如图7.1 所示。74LS90具有下述功能：

① 直接置0（R0(1)）·R0(2)=1），直接置9（S9(1)·S9(2)=1）； ② 二进制计数（CP1 输入QA 输出）； ③ 五进制计数（CP2 输入QDQCQB 输出）； ④ 十进制计数（两种接法如图7.2（A）、（B）所示）；

按芯片引脚图分别测试上述功能，并填入表7.1、表7.2、表7.3 中。

2、计数器级连

分别用2 片74LS90 计数器连成二-五混合进制、十进制计数器。 ⑴ 画出连线电路图。

⑵ 按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲作为输入脉冲，验证设计是否正确。

⑶ 画出四位十进制计数器连线图并总结多级计数级连规律。

3、任意进制计数器设计方法

采用脉冲反馈法（称复位法或置位法），可用74LS90 组成任意模（M）计数器。图7.3 是用74LS90 实现模7 计数器的两种方案，图（A）采用复位法，即计数计到M 异步清0，图（B）采用置位法，即计数计到M-1 异步置0。

当实现十以上进制的计数器时可将多片级连使用。

图7.4 是45 进制计数的一种方案，输出为8421 BCD 码。

（1）按图7.4 接线，并将输出接到显示器上验证。 （2）设计一个六十进制计数器并接线验证。 （3）记录上述实验各级的同步波形。 实验报告

1、整理实验内容和各实验数据

2、画出实验内容1,2所要求的电路图及波形图 3、总结计数器使用特点

课题：实验七 译码器和数据选择器（2 学时） 课型：设计性实验 教学目标：

1、熟悉集成译码器。 2、了解集成译码器应用 重点：集成译码器应用 难点：数据选择器的测试及应用 教学手段：讲授及演示 实验仪器： 1、双踪示波器 2、实验用元器件

① 74LS139 2 — 4 线译码器 1 片 ② 74LS153 双4 选1 数据选择器 1 片 ③ 74LS00 二输入端四与非门 1 片

实验内容

1、译码器功能测试

将74LS139 译码器电路按图2.1 接线，参照表2.1 输入电平，测试输出状态并填入表中。 2、译码器转换

将双２－４线译码器转换为３－８线译码器。

⑴ 画出转换电路图；

⑵ 在实验箱上接线并验证设计是否正确； ⑶ 填写该3-8 线译码器功能表2.2。

3、数据选择器的测试及应用

⑴ 将双4 选1 数据选择器74LS153 参照图2.3.2 接线，测试其功能并填写表2.3。

⑵ 将实验箱脉冲信号源中固定连续脉冲4 个不同频率的信号接到数据选择器4 个输入端，输出端1Y 接示波器，选择端（A，B）仍按表2.3 状态改变，分别观察4 种不同频率的脉冲信号。

4、七段数码管译码电路

向实验箱上的译码器输入端1A～1D，2A～2D 分别输入8421BCD 码，观察1，2两个数码管显示输出的符号。

实验报告

1、画出实验要求的波形图 2、画出实验内容2,3的接线图 3、总结译码器和数据的使用体会

课题：实验八 波形产生及单稳态触发器（3学时） 课型：设计性实验 教学目标

1、熟悉多谐振荡器的电路特点及振荡频率估算方法。 2、掌握单稳态触发器的使用。 重点：掌握单稳态触发器的使用 难点：掌握单稳态触发器的使用 教学手段：讲授及演示 实验仪器：

1、双踪示波器 2、元器件

74LS00 二输入端四与非门 1 片 CD4069 六反相器 1 片 74LS04 六反相器 1 片 实验内容 1、多谐振荡器。

(1)由CMOS 门构成多谐振荡器，电路取值一般应满足R1=(2--10)R2，周期T＝2.2R2C，在实验箱上按图6.1 接成多谐振荡器。并测试频率范围。若C 不变，要想输出1KHz 频率波形。计算R2 的值并实验验证，分析误差。若要实现10KHz—100KHz 的频率范围，选用上述电路并自行设计参数，接线实验测试。

(2)由TTL 门构成多谐振荡器

按图6.2 接线用示波器测量频率变化范围。观擦A、B、V0 各点波形并记录。

2、单稳态触发器。

（1）用一片74LS00 接成如图6.3 所示电路，输入用上面实验（1）中由CMOS 门电路构成的多谐振荡器所产生的脉冲。

（2）选三个频率(已于观察)记录A、B、C 各点波形。

（3）若要改变输出波形宽度(如增加)应如何改变电路参数?用实验验证。

实验报告

1、整理实验数据及波形。

2、画出振荡器与单稳态触发器联调实验电路图。

3、写出实验中各电路脉宽估算值，并与实验结果对照分析。

课题： 实验九 555时基电路（3学时） 课型：综合性实验 教学目标：

1、掌握555时基电路的结构和工作原理，学会对此芯片的正确使用。 2、学会分析和测试用555时基电路构成的多谐振荡器，单稳态触发器，R-S触发器等三种典型电路。

重点：掌握555时基电路的结构和工作原理 难点：555构成的单稳态触发器 教学手段：讲授及演示 实验仪器： 1、示波器 2、器件

NE556，（或LM556，5G556 等）双时基电路 1 片 二极管1N4148 2 只 电位器22K，1K 2 只 电阻、电容 若干 扬声器 一支 实验内容：

1、555时基电路功能测试。

本实验所用的555 时基电路芯片为NE556，同一芯片上集成了二个各自独立的555时基电路，图中个管脚的功能简述如下：TH 高电平触发端：当TH 端电平大于2/3VCC，输出端OUT 呈低电平，DIS 端导通。TR低电平触发端：当 TR端电平小于1/3VCC，OUT端呈现高电平，DIS 端关断。R 复位端: R =0，OUT 端输出低电平，DIS 端导通。VC控制电压端：VC 接不同的电压值可以改变TH，TR的触发电平值。DIS 放电端：其导通或关断为RC 回路提供了放电或充电的通路。OUT 输出端：

芯片的功能如表8.1 所示，管脚如图8.1 所示，功能简图如图8.2 所示。 1）按图8.3 接线，可调电压取自电位器分压器。 2）按表8.1 逐项测试其功能并记录。 2、555 时基电路构成的多谐振荡器 实验电路如图8.4 所示。

本文来源：https://www.bwwdw.com/article/r59f.html