一种高分辨率ΣΔ小数分频频率合成器 - 副本

本科答辩资料

第２９卷第４期

固体电子学研究与进展

ＲＥＳＥＡＲＣＨ＆ＰＲＯＧＲＥＳＳＯＦＳＳＥ

Ｖ０１．２９。Ｎｏ．４Ｄｅｃ．，２００９

２００９年１２月

盲‘、＿、ｐ，ｐ。≯－ｐ岫

》射频与微波≮

＿ｎｄＲｔｐｐｐ—ｏ

一种高分辨率ＥＡ小数分频频率合成器

郭桂良‘

杜占坤高海军

杨洪文易

青朱思奇阎跃鹏

（中国科学院微电子研究所电子系统总体技术研究室，北京，１０００２９）

２００８—０８—０１收稿．２００８—０９一Ｉｌ收改稿

摘要：提出了一种采用新型分频器的小数分频频率合成器。该频率合成器与传统的小数分频频率合成器相比具有稳定时问快、工作频率高和频率分辨率高的优点。设计基于ＴＳＭＣ

０．２５ｐｍ２．５Ｖ

ＩＰ５ＭＣＭＯＳ工艺．采用ｓｉｇ—

ｒｆｌａ—ｄｅｌｔａ调制的方法实现。经测量得到该频率合器工作频率在２．４００～２．８５０ＧＨｚ之间，相位噪声低于一９５ｄＢｃ／Ｈｚ

＠１００ｋＨｚ，最小频率步迸小于３０Ｈｚ．开关时问小于５０肛ｓ．满足多数无线通信系统的要求。

关键词：乏一△调制器；小数分频频率合成器；噪声整形；分频器

中图分类号：ＴＮ７４２文献标识码：Ａ文章编号：１０００—３８１９（２００９）０４—５１５～０５

ＡＨｉｇｈＲｅｓｏｌｕｔｉｏｎＳｉｇｍａ－－ＤｅｌｔａＦｒａｃｔｉｏｎａｌ ＿ＮＦｒｅｑｕｅｎｃｙＳｙｎｔｈｅｓｉｚｅｒ

ＧＵＯＧｕｉｌｉａｎｇ

ＤＵＺｈａｎｋｕｎ

ＧＡＯＨａｉｊｕｎ

ＹＡＮＧＨｏｎｇｗｅｎ

ＹＩＱｉｎｇ

ＺＨＵＳｉｑｉＹＡＮＹｕｅｐｅｎｇ

（Ｄｅｐｔ．ｏｆＥｌｅｃｔｒｏｎｉｃｓＳｙｓｔｅｍＴｅｃｈｎｏｌｏｇｙ ＩｎｓｔｉｔｕｔｅｏｆＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ．Ｃｈｉｎｅｓｅ

Ａｃａｄｅｍｙ

ｏｆＳｃｉｅｎｃｅｓ，ＢｅＯｉｖｇ，１０００２９，ＣＨＮ）

Ａｂｓｔｒａｃｔ：Ａｆｒａｃｔｉｏｎａｌ—Ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒｗｉｔｈｎｏｖｅｌｄｉｖｉｄｅｒｓｉｓｐｒｏｐｏｓｅｄ．Ｃｏｍｐａｒｅｄｗｉｔｈｔｒａｄｉｔｉｏｎａｌｆｒａｃｔｉｏｎａｌ—Ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ，ｔｈｅｄｅｓｉｇｎｓｈｏｗｓｇｏｏｄｐｅｒｆｏｒｍａｎｃｅｏｆｆａｓｔｓｅｔｔｌｉｎｇｔｉｍｅ，ｈｉｇｈｒｅｓｏｌｕｔｉｏｎｗｉｔｈｍａｘｉｍｕｍｗｏｒｋｉｎｇｆｒｅｑｕｅｎｃｉｅｓ．Ｔｈｅｆｒａｅｔｉｏｎａｌ－Ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒｗｉｔｈ３一ｏｒｄｅｒｓｉｇｍａ—ｄｅｌｔａｍｏｄｕｌａｔｏｒｉｓｒｅａｌｉｚｅｄｉｎＴＳＭＣＯ．２５／ｚｍ２．５ＶＣＭＯＳｐｒｏ—ｅｅｓｓ．Ｔｈｅｗｏｒｋｉｎｇｆｒｅｑｕｅｎｃｙｉｓｂｅｔｗｅｅｎ２．４００ＧＨｚｌｏｗｅｒｔｈａｎ一９５ｄＢｅ／Ｈｚ

ａｔ

ｔｏ

２．８５０ＧＨｚ．Ｔｈｅｍｅａｓｕｒｅｄｐｈａｓｅｎｏｉｓｅｉｓ

３０Ｈｚａｎｄｔｈｅ

１００ｋＨｚｏｆｆｓｅｔ。ｗｉｔｈｕｌｔｒａ—ｓｍａｌｌｓｔｅｐｓｉｚｅｌｅｓｓｔｈａｎ

ｓｗｉｔｃｈｉｎｇｔｉｍｅｏｆｌｅｓｓｔｈａｎ３０／ａｓ，ｗｈｉｃｈｍｅｅｔｓｔｈｅｒｅｑｕｉｒｅｍｅｎｔｓｆｏｒｍｏｓｔｗｉｒｅｌｅｓｓｃｏｍｍｕｎｉｃａｔｉｏｎｓｙｓｔｅｍｓ

Ｋｅｙｗｏｒｄｓ：ｓｉｇｍａ—ｄｅｌｔａｍｏｄｕｌａｔｏｒ；ｆｒａｃｔｉｏｎａｌ－Ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ；ｎｏｉｓｅｓｈａｐｉｎｇ；ｄｉ－

ｖｉｄｅｒ

ＥＥＡＣＣ：１２０５

不变的情况下，实现比任何单环整数分频频率合成

引言

随着无线通信技术的发展，频率合成器作为本

器更小的步进，从而解决了传统整数分频频率合成器分辨率低的限制。然而相位杂散一直是小数分频频率合成器的主要问题，ｓｉｇｍａ—ｄｅｌｔａ多级噪声整形技术能够降低杂散，使小频率合成器在完成高频率分辨率的同时达到较好的相位噪声性能ｒ３］。为了降低小数分频频率合成器的复杂度，文中提出了一种新颖的分频器结构，并且采用３阶ｓｉｇｍａ—ｄｅｌｔａＭＡＳＨｌ—１一ｌ来降低相位杂散和完成高分辨率。

地振荡器得到越来越广泛的应用Ｄ－ｚ］。传统的整数分频频率合成器的主要缺点是频率分辨率等于参考频率，然而在许多应用系统中，对频率合成器的频率分辨率要求较高，整数分频频率合成器不能满足这些系统的要求。小数分频频率合成器是在参考频率

联系作者：Ｅ—ｍａｉｌ：ｇｕｏｇｕｉｌｉａｎ９０５＠ｇｍａｉｌ．ｃｏｒｎ

万方数据

本科答辩资料

固体电子学研究与进展

２９卷

文中的组织结构如下：第一和第二部分分别描述小数分频频率合成器和提出的分频器结构及ＭＡＳＨｌ—１—１；第三部分是频率合成器中其他模块的设计；第四部分是测试结果；结论在第五部分。１

小数分频频率合成器结构

传统的锁相环频率合成器由压控振荡器、鉴频

鉴相器、环路滤波器、分频器和参考频率源组成。频

率合成器的输出为ｆｖｃ（）＝Ⅳ×＾ｆ，其中Ⅳ是整数，用

于改变锁相环的输出频率。而传统的小数分频频率合成器只有Ⅳ和Ⅳ＋１两种模式，存在相差的连续累加，相位杂散较严重。为了消除杂散用ｓｉｇｍａ—ｄｅｌｔａ调制器来控制多模分频器的方案被提出【４。５］，这种方案在Ｎ不变的情况下，实现Ｎ．Ｆ时（Ｎ为自然数，．Ｆ为小数），可直接利用多模分频器多个周期内平均得到，但如果Ⅳ和Ｆ都需要大范围内变化，控制比较复杂，对于硬件要求也比较高ｎ．７］。有些方案芯片中集成了ＲＡＭ，浪费了大量的面积Ｌ４１；而采用ＤＡＣ／ＰＦＤ的方法，更是增加了设计的难度和复杂度［７３；还有采用复杂的控制逻辑方案，也增加了电路的开销和设计复杂度［５－６］。基于此，文中提出了一种通过简单控制即可在大范围内实现Ｎ和Ｆ的变化的小数／整数分频器，如图１所示。实现整数变化时，不同于传统小数分频器通过复杂的编程和控制实现，通过先设计一个［一３，４］宽度为８的不变窗口，变化整数时，只需将窗口的中心位置进行移动，窗口中心位置即为分频的整数部分。小范围内窗口中心位置的移动通过ｃ２、ｃ１、ｃＯ来实现，大范围移动则还需要改变计数器Ｂ计数值。控制简单，电路复杂度低。

图１

提出的ｓｉｇｍａ ｄｅｌｔａ频率合成器结构

Ｆｉｇ．１

Ｓｔｒｕｃｔｕｒｅｏｆｉｍｐｒｏｖｅｄｓｉｇｍａ—ｄｅｌｔａｓｙｎｔｈｅｓｉｚｅｒ

２

新型多模分频器及ＭＡＳＨｌ—１—１结构

图２为频率合成器中多模分频器的结构，与传

万方数据

统的一个可编程计数器和一个吞脉冲计数器的结构¨１不同，设计提出了一种新型计数器结构，其中２分频采用传统的ＳＣＩ。结构，使分频器可以工作到更高的频率上。可编程计数器Ｂ是由５个Ｄ触发器组成，最大可计数到３２，用于大范围的变化Ⅳ值。计数器Ａ有两组３位控制信号６（￡）和ｃ（ｆ），用于确定当前周期的分频比和小范围内改变分频比Ⅳ。

图２多模分频器结构

Ｆｉｇ．２

Ｓｔｒｕｃｔｕｒｅｏｆ

ｍｕｌｔｉ－ｍｏｄｕｌｕｓｄｉｖｉｄｅｒ

图３提出的计数器Ａ的结构

Ｆｉｇ．３Ｓｔｒｕｃｔｕｒｅｏｆｐｒｏｐｏｓｅｄ

ｃｏｕｎｔｅｒ

Ａ

文中提出的新型计数器Ａ的结构如图３所示，它的主体是由四个Ｔ触发器组成的递减计数器。计数器的时钟由Ｍ／Ｍ＋１双模分频器的输出提供。计数器的输出送入检测器，检测器检测到由ｃ２、ｃ１、ｃＯ确定的要检测的值后改变输出电平并送入ＭＵＸ的输入端Ｂ。当ＭＣ＝ｌ时，ＭＵＸ选择Ｂ路信号；当ＭＣ＝０时，ＭＵＸ选择Ａ路信号。该计数器通过３个控制位（ｂ２、ｂｌ、ｂＯ）的逻辑组合来巧妙的控制由四个Ｔ触发器组成的计数器，确定当前计数值。ｌ，Ｄ是计数器Ｂ计数结束后输出给计数器Ａ的重新计数信号，高电平有效；ｂ２、ｂｌ、ｂＯ为３ｂｉｔｓ逻辑信号决定着当前周期计数的值，其范围是［一４，３］，但由于ＭＡＳＨ的控制范围为［一３，４］，译码时要把一４译成＋４。

ＭＡＳＨｌ—１—１的译码表和输出的对应情况如表１所示一】。小数分频就是通过［一３，４］这８个整数平均得到。通过ＭＡＳＨｌ—１一ｌ和多模分频器确定了一个宽度为８的窗１２１，而窗口的中心位置即为分频比的整数部分。通过ｃ２、ｃｌ、ｃ０控制检测器来检测窗口的中心位置，从而实现分频器小范围内整数的变化。这样就

本科答辩资料

４期郭桂良等：一种高分辨率艺△小数分频频率合成器

通过比较简单的控制电路来实现大范围的整数／小数分频的变化。经流片验证这种方法分频准确有效。

表１

ＭＡＳＨ输出译码表

Ｔａｂ．１

Ｃｏｄｉｎｇｔａｂｌｅｆｏｒｔｈｅ

ＭＡＳＨｏｕｔｐｕｔ

为了抑制相位杂散和量化噪声，另外从稳定性，实现复杂度和功耗多方面考虑，设计采用多级噪声整形单元ＭＡＳＨｌ—１—１控制新型分频器，把低频噪声推向高频方向使噪声落入带外，从而提高相位噪声

性能［１０。。下面证明ＭＡＳＨｌ—１—１可以把噪声搬移到

高频处，满足大多数系统要求。由于ＭＡＳＨ结构相对比较成熟，所以这里只做简单推导，来证明其与新型分频器可以很好地配合。图４为ＭＡＳＨｌ—ｌ—ｌ的数学模型结构图Ｅｇ］，输入Ｋ决定着小数部分的大小，假设输入小数部分为 Ｆ（ｚ），而整数部分设为Ⅳ，输出为Ｎｄｉｖ。根据其数学模型进行ｚ变换可以得到：

Ｎｄｉ，＝Ｙ１（Ｚ）＋Ｙ２（Ｚ）（１一Ｚ－１）＋Ｙ。（１一Ｚ叫）（１一Ｚ＿１）一Ｎ．Ｆ（Ｚ）＋（１一Ｚ１）３Ｅ。（Ｚ）

（１）

ｎ

图４

ＭＡＳＨｌ－１—１结构图

Ｆｉｇ．４

Ｂｌｏｃｋｄｉａｇｒａｍｏｆ

ＭＡＳＨＩ－１一Ｉ

其中Ｙ。（Ｚ）表示第行级量化后的输出，Ｅ。（Ｚ）表示第ｎ级量化误差。由表达式（２）知输出频率误差函数为：

万方数据

Ｆ。。（Ｚ）＝［－Ｎｄｉｖ（ｚ）一Ｎ．Ｆ（ｚ）］Ｆｒｅｆ＝

（１一Ｚ－１）３Ｅ３（Ｚ）Ｆ一

（２）

广

由于频率和相位之间存在关系：认￡）＝ｌｃｏ（ｔ）ｄｔ＝

Ｊ

ｒ

ｒ

２７ｒｌｆ（ｔ）ｄｔ，在ｚ域中用矩形积分代替Ｉｄｔ得：

Ｊ

Ｊ

馁，，（Ｚ）一２兀Ｆ。，，（Ｚ）丁。／（１一Ｚ＿１）＝

２７【丁，（１－－Ｚ一１）２Ｅ３（Ｚ）Ｆ，ｆ＝２，ｒ（１－－Ｚ一１）２Ｅ３（Ｚ）

（３）

分析表明量化误差经过多级噪声整形单元后，分布近似为伪白噪声，则由式（３）知Ｚ域表示的相位误差的函数功率谱密度为：。Ｓ珏。（Ｚ）＝１２，ｒ（１～Ｚ一１２Ｊ２Ｓ３（Ｚ）＝

（２７ｃ）２Ｉ１一Ｚ．１

４／（１２Ｆ，一）ｒａｄ２／Ｈｚ（４）

转换到频域得：

Ｓ侬。（厂）＝Ｉ－（２，ｒ）２

２ｓｉｎＯｒｆ／ｆｒ。ｆ）Ｉ‘３／１２Ａｆｒａｄ２／ｓ（５）

从式（５）可见噪声经过３阶ＭＡＳＨ后把低频噪

声搬到了高频上［ｇＪ¨。图５为新型分频器与ＭＡＳＨｌ—

１—１联合仿真噪声谱。

图５经过ＭＡＳＨｌ １—１后的噪声谱

Ｆｉｇ．５

Ｎｏｉｓｅｓｐｅｃｔｒｕｍｓａｆｔｅｒ

ＭＡＳＨｌ－１—１

３

频率合成器中其它模块的设计

在这部分将介绍频率合成器中ｖｃｏ、电荷泵、

鉴频鉴相器和环路滤波器的设计。由于鉴频鉴相器和滤波器都是采用比较常规和简单的结构ｕ２以引，在此不作详细说明。

３．１全差分ＶＣＯ的设计

全差分Ｉ，Ｃ—ＶＣ０可以扩展ＶＣＯ的调谐范围，并

且减小输入控制信号的共模噪声［２］。为了进一步扩展调谐范围，设计采用开关电容阵列的设计方法。兼顾相位噪声和调谐范围，设计的Ｋｖｃｏ约为７０ＭＨｚ／

Ｖ。

ＶＣＯ的结构如图６所示，为了降低１∥噪声，偏

本科答辩资料

５１８

固体电子学研究与进展２９卷

置电流由ＰＭＯＳ管来提供。ＰＭＯＳ管Ｍ１、Ｍ２和ＮＭＯＳ管Ｍ３，Ｍ４组成交叉耦合对，在较小工作电流的情况下，产生较大的负阻来抵消Ｉ。Ｃ回路的消耗。变容二极管Ｄ１、Ｄ２为ＭＯＳ型变容管，开关电容

阵列采用对称结构。

图６差分ＬＣ—ＶＣ０的电路图

Ｆｉｇ．６

ＳｃｈｅｍａｔｉｃｏｆｔｈｅｄｉｆｆｅｒｅｎｔｉａｌＬＣ－ＶＣＯ

３．２自校准电荷泵的设计

自校准电荷泵的思想是对输出电流的差取样，利用反馈回路对差值进行调节，最终达到电流差值为０。在电荷泵中引入了完全复制电荷泵电流支路的参考支路，把参考支路节点电压ｙＭ和电荷泵电流支路的输出节点电压ｙｃ作为放大器的输入，放大器的输出控制偏置电路提供偏置电流，偏置电流的变化会影响上述两个支路的节点电压，形成自校准反馈回路。反馈回路使参考支路和电荷泵电流支路在电特性上保持一致，保证电荷泵的泵出和泵入电流达到较好的匹配，如图７所示。

电荷泵的输出连接ＰＩ。Ｉ。的环路滤波器，在瞬态特性上ｙｃ的电压不会突变。当ＵＰ和ＤＮ开关分别闭合时．泵入和泵出电流分别为，ｕｒ和，ＤＮ。当ｙＭ＞ｙ。时，跨导器Ｇ。输出电流，导致偏压ｙｅ上升，使，隔．ＭＮ：增大，使ｙＭ下降。最后结果使ＶＭ＝Ｖｃ；反之，ｙＭ＜ｙｃ时也得到同样的结果。

４

测量结果

设计的３阶ｓｉｇｍａ—ｄｅｌｔａ小数分频频率合成器用

ＴＳＭＣ０．２５弘ｍＣＭＯＳ工艺流片，图８为频率合成

器的照片，其面积为１．１８

ｍｍ×０．５２５ｍｍ（Ｏ．６１９５

万方数据

图７自校准电荷泵的电路图

Ｆｉｇ．７

Ｓｃｈｅｍａｔｉｃｏｆｓｅｌｆ－ｃａｌｉｂｒａｔｅｄｃｈａｒｇｅｐｕｍｐ

ｍｍ２）。测量得到其频率输出范围是２．４００＂一－２．８５０ＧＨｚ，比传统小数分频频率合成器工作频率更高，工作范围更宽［１“。在偏离中心频率１００ｋＨｚ和１ＭＨｚ时，测量的相位噪声分别低于一９５ｄＢｃ／Ｈｚ和一１２０ｄＢｃ／Ｈｚ。频率最小步进小于３０Ｈｚ，开关时间小于５０

ｐｓ，满足多数无线通信系统的要求。提出的小数分频频率合成器的相位噪声特性如图９所示。测量结果表明，带内的相位噪声比较平坦。小数分频频率合成

器的频率响应如图１０所示。

图８小数分频频率合成器的相片

Ｆｉｇ．８

Ｍｉｃｒｏｐｈｏｔｏｇｒａｐｈｏｆｔｈｅｆｒａｃｔｉｏｎａｌ－Ｎｓｙｎｔｈｅｓｉｚｅｒ

图９小数分频频率合成器在频率为２．７４３

０６２８０ＧＨｚ

时的相位噪声特性

Ｆｉｇ．９

Ｐｈａｓｅｎｏｉｓｅｒｅｓｐｏｎｓｅｏｆｆｒａｃｔｉｏｎａｌ－Ｎｆｒｅｑｕｅｎｃｙ

ｓｙｎｔｈｅｓｉｚｅｒ

ａｔ

２ ７４３０６２８０

ＧＨｚ

本科答辩资料

４期

郭桂良等：一种高分辨率三△小数分频频率合成器

５１９

●

ｌ∞一ｋＨＲ“１３ｄＢ＿Ｒｔｔｅｎ３０ｄＢ

Ｉｄｋｒｌ．皓．钳∞

№’ｍ

—

ｔ‘……

Ｃｅｅｔｅｒ

Ｒｅ，刚ｉ‘Ｈｚ

２：７ｉ３酊§百Ｆ一…一……“１磊ｎ…２００＋诵；

Ｖ刚ｌ

ｋＢｚ

Ｓ＂ｅｅＤ２４１ｔｍｓ（６８１

ｐｔ３）

图１０小数分频频率合成器在频率为２．７４３

０６２８０ＧＨｚ

频谱特性

Ｆｉｇ．１０

Ｓｐｅｃｔｒｕｍ

ｒｅｓｐｏｎｓｅ

ｏｆｆｒａｃｔｉｏｎａＩ－Ｎ

ｆｒｅｑｕｅｎｃｙ

ｓｙｎｔｈｅｓｉｚｅｒ

ａｔ

２．７４３０６２８０ＧＨｚ

５

结论

提出了一种带有新型分频器的快速稳定、高分辨率的ｓｉｇｍａ—ｄｅｌｔａ小数分频频率合成器。设计表明不受频率参考频率整数倍和开关速度限制的频率合成器是可以实现的。频率合成器中采用了差分Ｉ。Ｃ—ＶＣＯ和自校准电荷泵。经ＴＳＭＣ２５工艺流片，测量表明，用于３阶ｓｉｇｍａ—ｄｅｌｔａ小数分频频率合成器的新型分频器可以工作到４ＧＨｚ，并且相位噪声特性良好；自校准电荷泵的电流失配小于２％；频率合成器输出范

围２．４００

２．８５０ＧＨｚ，功耗为９ｍＡ（不包括ＶＣＯ

参

考文献［１］Ｂｅｓｔ

ＲＥ．Ｐｈａｓｅ

ＬｏｃｋｅｄＬｏｏｐ：Ｄｅｓｉｇｎ，Ｓｉｍｕｌａｔｉｏｎ

ａｎｄ

Ａｐｐｌｉｃａｔｉｏｎ［Ｍ］．３ｒｄ

ｅｄ．Ｎｅｗ

Ｙｏｒｋ：ＭｃＧｒａｗ一

Ｈｍ，１９９７．

［２］张利，池保勇．姚金科。等．应用于２Ｍｂ／ｓＧＭＳＫ调制

的ＣＭＯＳ低功耗全差分Ｓｉｇｍａ—Ｄｅｌｔａ频率综合器［Ｊ］．

半导体学报，２００６．２７（１２）：２１０７—２１１１．

［３］ＭｕｅｒＢＤｅ，ＳｔｅｙａｅｒｔＭＳＪ．ＡｃＭＯｓｍｏｎｏｌｉｔｈｉｃｓｉｇ－

ｍａ ｄｅｌｔａｃｏｎｔｒｏｌｌｅｄｆｒａｃｔｉｏｎａｌ －Ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒｆｏｒ

ＤＣＳ一］８００ＥＪ］．ＩＥＥＥＪ

ＳｏｌｉｄＳｔａｔｅＣｉｒｃｕｉｔｓ，２００２，

３７（７）：８３５－８４４．

［４］ＭｉｌｌｅｒＢ，ＣｏｎｌｅｙＢ．Ａｍｕｌｔｉｐｌｅｍｏｄｕｌａｔｏｒｆｒａｃｔｉｏｎａｌ

ｄｉｖｉｄｅｒ［ｃ］．ＩＥＥＥＴｒａｎｓ

ＩｎｓｔｒｕｍｅｎｔａｔｉｏｎａｎｄＭｅａ—

ｓｕｒｅｍｅｎｔ。１９９０：５５９—５６７．

［５］ＫｏｚａｋＭ，Ｋａｌｅ

Ｉ．Ａｐｉｐｅｌｉｎｅｄａｌｌ—ｄｉｇｉｔａｌｄｅｌｔａ－ｓｉｇｍａ

ｍｏｄｕｌａｔｏｒｆｏｒｆｒａｃｔｉｏｎａｌ—Ｎｆｒｅｑｕｅｎｃｙ

ｓｙｎｔｈｅｓｉｓ［ｃ］．

ＩＥＥＥ

Ｔｒａｎｓ

Ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ

ａｎｄ

Ｍｅａｓｕｒｅｍｅｎｔ．

２０００：１１５３－１１５７．

［６］Ｗａｆａ

Ａ．Ａｈｍｅｄ

Ａ．Ｈｉｇｈ—ｓｐｅｅｄ

ＲＦｍｕｌｔｉ—ｍｏｄｕｌｕｓ

ｐｒｅｓｃａｌｅｒ

ａｒｃｈｉｔｅｃｔｕｒｅｆｏｒ三一△ｆｒａｃｔｉｏｎａｌ－ＮＰＬＬ

ｆｒｅ．

ｑｕｅｎｃｙ

ｓｙｎｔｈｅｓｉｚｅｒｓ［Ｊ］．ＩＥＥＥＪＳｏｌｉｄ－ｓｔａｔｅＣｉｒｃｕｉｔｓ，

万方数据

２００４：２４卜２４４．

［７３

ＫｏｚａｋＭｕｃａｈｉｔ，Ｋａｌｅ

Ｉｚｚｅｔ．Ｒｉｇｏｒｏｕｓａｎａｌｙｓｉｓ

ｏｆ

ｄｅｌｔａ－ｓｉｇｍａｍｏｄｕｌａｔｏｒｓｆｏｒｆｒａｃｔｉｏｎａｌ—ＮＰＬＬｆｒｅｑｕｅｎ—

ｃｙ

ｓｙｎｔｈｅｓｉｓ［Ｊ］．ＩＥＥＥＴｒａｎｓＣｉｒｃｕｉｔｓａｎｄＳｙｓｔｅｍｓ，

２００４：１１４８－１１６２．

［８３ＭｅｎｉｎｇｅｒＳＥ，ＰｅｒｒｏｔｔＭＨ．Ｂａｎｄｗｉｄｔｈｅｘｔｅｎｓｉｏｎｏｆ

ｌｏｗｎｏｉｓｅｆｒａｃｔｉｏｎａｌ—Ｎｓｙｎｔｈｅｓｉｚｅｒｓ［Ｃ］．ＩＥＥＥ

Ｒａｄｉｏ

ＦｒｅｑｕｅｎｃｙＩｎｔｅｇｒａｔｅｄ

Ｃｉｒｃｕｉｔｓ（ＲＦＩＣ）Ｓｙｒｕｐ，２００５：

２１ｌ一２１４．

［９３

Ｋｏｚａｋ

Ｍｕｃａｈｉｔ，ＫａｌｅＩｚｚｅｔ．Ａｐｉｐｅｌｉｎｅｄｎｏｉｓｅｓｈａｐｉｎｇ

ｃｏｄｅｒｆｏｒｆｒａｃｔｉｏｎａｌ Ｎｆｒｅｑｕｅｎｃｙ

ｓｙｎｔｈｅｓｉｓ［Ｃ］．ＩＥＥＥ

ＴｒａｎｓＩｎｓｔｒｕｍｅｎｔａｔｉｏｎａｎｄＭｅａｓｕｒｅｍｅｎｔ．２００１：ｌ１５４—

１１６１．

［１０］胡康敏。沈维伦，黄煜梅，等．一种用于分数频率合成器

的３阶单环ＥＡ调制器［Ｊ］．固体电子学研究与进展，

２００７，ｌ（２７）：７４—７８．

［１１］ＺｈｉｐｅｎｇＹｅ。Ｍｉｃｈａｅｌ

ＰｅｔｅｒＫｅｎｎｅｙ．Ｒｅｄｕｃｅｄｃｏｍ—

ｐｌｅｘｉｔｙ

ＭＡＳＨ

ｄｅｌｔａ—ｓｉｇｍａ

ｍｏｄｕｌａｔｏｒ［Ｊ］．ＩＥＥＥ

ＴｒａｎｓＣｉｒｃｕｉｔｓａｎｄＳｙｓｔｅｍｓＡｕｇｕｓｔ，２００７，５４（８）：７２５—７２９．

［１２３衣晓峰，方晗．杨雨佳，等．一种２．４ＧＨｚ正交输出频率

综合器［Ｊ］．半导体学报，２００５，１０（２６）：１９１０—１９１５．［１３］ＣｈｅｎＹｉｎｇｍｅｉ。Ｗａｎｇ

Ｚｈｉｇｏｎｇ，ＺｈａｎｇＬｉ．Ｆａｓｔ—ｌｏｃｋｌｏｗ－－ｊｉｔｔｅｒＰＬＬｗｉｔｈ

ａ

ｓｉｍｐｌｅｐｈａｓｅ－－ｆｒｅｑｕｅｎｃｙｄｅｔｅｃｔｏｒ

口］．ＣｈｉｎｅｓｅＪｏｕｒｎａｌ

ｏｆＳｅｍｉｃｏｎｄｕｃｔｏｒｓ，２００８，２９（１）：

８８—９２．

［１４］ＬｉＸｉａｏｊｉ，ＺｈｅｎｇＪｉｙｕ，Ｌｉ

Ｚｈａｏ．Ｓｉｇｍａ—Ｄｅｌｔａｆｒａｃｔｉｏｎ—

ａｌ—Ｎｆｒｅｑｕｅｎｃｙ

ｓｙｎｔｈｅｓｉｓ［Ｃ］．ＩＥＥＥ

ＩＣＣＴ’０６Ｃｏｍ－

ｍｕｎｉｃａｔｉｏｎＴｅｃｈｎｏｌｏｇｙ，２００６：１－２．

郭桂良（ＧＵＯＧｕｉｌｉａｎｇ）男，２００５年于

北京理工大学电子工程系获学士学位。

期间从事半导体器件的研究；现在中国

科学院微电子研究所电子系统总体技术

研究室攻读博士学位，主要从事模拟和

射频电路的研究。

阎跃鹏（ＹＡＮＹｕｅｐｅｎｇ）男．博士、研究员、博导，中国科学院微电子研究所电子系统总体技术研究室主任。分别于１９９３

年３月和１９９８年月获（日本国立）茨城大

学大学院工学部电气电子工学科硕士学

位、信息系统科学工学博士学位。１９９８年，任内腾电诚町田制作所专家级工程

师兼任研发科长；１９９９年至２００４年ＮＥＣ

株式会社化合物器件事业部化合物半导体体部领导和从事第三代Ｗ—ＣＤＭＡ手机用记频微波集成器件（ＭＭＩＣ）、小型

化微波功率模块（ＭＣＭ）研究和开发工作；正在开展数字手

持电视、无线传感网射频芯片和卫星导航定位及信号回传的

研究。

ｂｕｆｆｅｒ），满足多数无线通信系统的要求。

本文来源：https://www.bwwdw.com/article/r4q4.html