计算机组成原理答案

习题解答（唐朔飞版）

第一章 思考题与习题

1．什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 2．如何理解计算机系统的层次结构？

3．说明高级语言、汇编语言和机器语言的差别和联系。 4．如何理解计算机组成和计算机体系结构？ 5．冯·诺依曼计算机的特点是什么？

6．画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。 7．解释下列概念：

主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 8．解释下列英文代号：

CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS。

x?1x(yn?)2yn，设初态y0=1，要求精度为ε，试编制求x的解题程序

9．根据迭代公式

（指令系统自定），并结合所编程序简述计算机的解题过程。 10．指令和数据都存于存储器中，计算机如何区分它们？

第一章 计算机系统概论习题答案

1、答：

计算机系统由硬件和软件两大部分组成。

硬件即指计算机的实体部分，它由看得见摸的着的各种电子元器件，各类光电、机设备的实物组成，如主机、外设等。

软件时看不见摸不着的，由人们事先编制成具有各类特殊功能的信息组成，用来充分发挥硬件功能，提高机器工作效率，便于人们使用机器，指挥整个计算机硬件系统工作的程序集合。

软件和硬件都很重要。

2、答：

从计算机系统的层次结构来看，它通常可有五个以上的不同级组成，每一个上都能进行程序设计。由下至上可排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持合执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持合执行，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。

3、答：

机器语言由0、1代码组成，是机器能识别的一种语言。汇编语言是面向机器的语言，它由一些特殊的符号表示指令，高级语言是面向用户的语言，它是一种接近于数学的语言，直观，通用，与具体机器无关。

4、答：

计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。

计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O机理等等，大都属于抽象的属性。

5、答：

特点是：

(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成 (2) 指令和数据以同等的地位存放于存储器内，并可以按地址寻访 (3) 指令和数据均可以用二进制代码表示 (4) 指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数所在存储器中的位置

(5) 指令在存储器内按顺序存放。通常，指令是顺序执行的，在特定情况下，可根据运算结果或根据设定的条件改变执行顺序

(6) 机器以运算器为中心，输入输出设备与存储器的数据传送通过运算器。

6、答：

见下图

ACC MQ CU控 制单元 IR PC MDR 主存储器 存储体 ALUX ACC MAR I/O

运算器用来完成算术和逻辑运算，并将运算的中间结果暂存再运算器内，它内部各部分用途如下：

ACC：累加器，用于存放操作数，如被加数及和，被减数及差，乘积高位、被除数及系数等。

MQ：乘商寄存器，用于存放乘数及乘积地位、商。

X：操作数寄存器，用于存放加数、减数、被乘数、除数。 ALU：算逻部件，用来完成算术逻辑运算。

控制器用来控制，指挥程序和数据的输入，运行以及处理运算结果。它内部各部分用途如下：

CU：控制但愿，用来分析当前指令所需完成的操作，并发出各种微操作命令序列，用以控制所有被控对象。

PC：程序计数器，用来存放当前欲执行指令的地址，而且具有计数功能。 IR：指令寄存器，存放当前指令。

存储器：用来存放数据和程序。它内部各部分用途如下： MAR：存放欲访问的存储但愿和地址。

MDR：存放从存储体某但愿取出的代码或者准备往某存储单元存入的代码。 硬件的主要技术指标：

(1) 机器字长：指CPU一次能处理数据的位数，通常与CPU的寄存器位数有关 (2) 存储容量：包括主存容量和辅存容量，存放二进制代码的总数＝存储单元个数×存

CPU 储字长

(3) 运算速度：主频、Gibson法、MIPS每秒执行百万条指令、CPI执行一条指令所需时钟周期数、FLOPS每秒浮点运算次数

7、答：

主机：中央处理器，CPU与主存储器合起来称为主机。 CPU：运算器合控制器合起来称为中央处理器。

主存：是存储器子系统的一类，用来存放程序合数据，可直接与CPU交换信息。 存储单元：由若干个连续的存储元件构成，是组成存储体的单位

存储(基)元：即存储元件，是构成存储单元的单位，每个存储(基)元只能寄存一位二进制代码0或1。

存储字：一个存储单元可存储一串二进制代码，称这串二进制代码为一个存储字。 存储字长：存储字所对应的二进制代码的个数称为存储字长。

存储容量：存储单元个数×存储字长，存储容量包括主存容量合辅存容量。 机器字长：指CPU一次能处理数据的位数，通常与CPU寄存器位数有关。 指令字长：一条指令在计算机中用一串二进制代码表示，此二进制代码的个数称为指令字长。

8、答：

CPU: central processing unit 中央处理器 PC: program counter 程序计数器

IR: instruction register 指令寄存器 CU: control unit 控制单元

ALU: arithmetic logic unit 算术逻辑运算单元 ACC: accumulator 累加器

MQ: multiplier-quotient register 乘商寄存器 X: 操作数寄存器

MAR: memory address register 存储器地址寄存器 MDR: memory data register 存储器数据寄存器 I/O: input/output equipment 输入与输出设备

MIPS: million instruction per second 每秒执行百万条指令 CPI: cycle per instruction 执行一条指令所需的时钟周期数

FLDPS: floating point operation per second 每秒浮点运算次数来衡量运算速度。

9、答：

主要有以下步骤： (1) 取X到ACC (2) 加1存于ACC

(3) 除2存于MQ，又[MQ]→主存单元m (4) 取X到ACC

(5) 将y1从m中取出，执行[m]→X，[ACC]÷[X]→MQ，得x/yn (6) [MQ]→ACC，执行yn＋x/yn，即[ACC]＋[X]→ACC (7) 除2得结果于MQ，又[MQ]→ACC，[MQ]→m (8) [ACC]－[X]→ACC，然后判断[ACC]与ε的大小，若|[ACC]|≦ε则到(9)，否则返回(5)

(9) 打印[m] (10) 停机

10、答：

在取指阶段从存储器取出的信息即为指令，在执行阶段从存储器取出的信息为数据。

第三章 思考题与习题

1．什么是总线？总线传输有何特点？为了减轻总线的负载，总线上的部件都应具备什么特点？

2．总线如何分类？什么是系统总线？系统总线又分几类？它们各有何作用？是单向的还是双向的？它们与机器字长、存储字长、存储单元有何关系？

3．常用的总线结构有几种？不同的总线结构对计算机的性能有什么影响？举例说明。 4．为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？

5．解释下列概念：总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。 6．试比较同步通信和异步通信。

7．画图说明异步通信中请求与回答有那几种互锁关系？ 8．为什么说半同步通信同时保留了同步通信和异步通信的特点？ 9．分离式通信有何特点？主要用于什么系统？

10．为什么要设置总线标准？你知道目前流行的总线标准有哪些？什么叫plug and play？哪

些总线有这一特点？

11．画一个具有双向传送功能的总线逻辑图。

12．设数据总线上接有A、B、C、D、四个寄存器，要求选用合适的74系列芯片，完成下

列逻辑设计：

（1）设计一个电路，在同一时间实现D→A、D→B和D→C寄存器间的传送； （2）设计一个电路，实现下列操作： T0 时刻完成D→总线； T1 时刻完成总线→A； T2 时刻完成A→总线； T3 时刻完成总线→B。

第三章 系统总线习题部分答案

1、答：

① 总线是连接多个部件的信息传输线，是个部件共享的传输介质。

② 总线传输特点：在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接受相同的信息。

③ 为减轻总线上的负载，各种I/O设备要通过I/O接口接在总线上，而且还要通过三态门挂在总线上，没有数据交换时置成高阻态。

2、答：

①分类：按数据传输方式，可分为并行传输总线和串行传输总线。 按使用范围，可分为计算机总线，控制总线，网络通信总线。 按连接部件，可分为片内总线，系统总线，通信总线。

②系统总线指CPU，主存，I/O各大部件之间的信息传输线，按系统总线传输信息的不同，分为数据总线，地址总线，控制总线。

数据总线：用来传输各功能部件之间的数据信息，是双向传输总线，其位数与机器字长，存储字长有关，一般为8位，16位或32位。

地址总线：用来指出数据总线上的源数据或目的数据在贮存单元的地址，是单向传输的，其位数与存储单元的个数有关（几次幂的关系）

控制总线：用来发出各种控制信号的，对任意控制线，是单向的；对与机器字长，存储字长，存储单元无关系。

3、答：

常用的总线结构有单总线结构，双总线结构，三总线结构，四总线结构。

① 单总线结构：将CPU，主存，I/O设备都挂在一组总线上，允许I/O之间或I/O与主存之间直接交换信息。因为所有的传送都通过这组共享总线，极易形成计算机系统的瓶颈，不允许两个以上部件在同一时刻向总线传输信息，必然会影响系统工作效率的提高，其结构图见课本图3.2ISA.EISA总线是单总线结构

② 双总线结构：双总线结构的特点是将速度较低的设备从总线上分离出来，形成主存总线与I/O总线分开的结构，见课本图3.5。途中通道是一个具有特殊功能的处理器，CPU将一部分功能下放给通道，使其对I/O设备具有统一管理的功能，系统的吞吐能力可以相当大。如果将不同速率的I/O设进行分类，然后将它们连接在不同的通道上，将成为总线结构。

③ 三总线结构：图3.6：主存总线用于CPU与主存间的传输；I/O总线供CPU与各类I/O之间传递信息，DMA总线用于高速外设（磁盘，磁带等）与主存之间直接交换信息。图3.7:处理器于高速缓冲存储器Cache之间怎叫一条局部总线，Cache可以通过系统总线与主存传输信息，I/O 与主存之间也不必通过CPU。还有一条扩展总线，可以支持相当多的I/O设备。

④四总线结构（见图3.8）在三总线基础上，增加一条与计算机系统机密相连的高速总线，这种结构对高速设备而言，其自身的工作可以很少依赖处理器，同时他们又比扩展总线上的设备更贴近处理器。

4、答：

① 如多个主设备同时要使用总线时，就由总线控制器的判优，仲裁逻辑按一定的优先级顺序，确定那个主设备能使用总线，只有获得总线使用权的主设备才能开始传送数据。

② 常见的集中式总线控制有三种

⑴ 链式查询：其特点是只需很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但对电路故障很敏感。

⑵ 计数器定时查询：其特点是，计数可以从“0”开始，此时设备的优先次序是固定的，计数也可以从终止点开始，既是一种循环方式，此时设备使用总线的优先级相等，计数器的初始值还可以由程序设置，故优先次序可以改变。此外，对电路故障不如链式查询方式敏感，但增加了主控线数，控制也较复杂。

⑶ 独立请求方式：其特点是：响应速度快，优先次序控制灵活（通过程序改变），但控制线数量多，总线控制更复杂。

③ 独立请求方式响应时间最快，链式查询对电路故障最敏感。

第四章 思考题与习题

1．解释下列概念 主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory

2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。

3．存储器的层次结构主要体现在什么地方？为什么要分这些层次，计算机如何管理这些层次？

4．说明存取周期和存取时间的区别。

5．什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？

6．某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节

编址，试画出主存字地址和字节地址的分配情况。

7．一个容量为16K?32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？

1K?4位，2K?8位，4K?4位，16K?1位，4K?8位，8K?8位 8．试比较静态RAM和动态RAM。

9．什么叫刷新？为什么要刷新？说明刷新有几种方法。 10．半导体存储器芯片的译码驱动方式有几种？

11．画出用1024?4位的存储芯片组成一个容量为64K?8位的存储器逻辑框图。要求将64K

①

分成4个页面，每个页面分16组，指出共需多少片存储芯片。 12．设有一个64K?8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？

欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。

13．某8位微型机地址码为18位，若使用4K?4位的RAM芯片组成模块板结构的存储器，

试问：

（1）该机所允许的最大主存空间是多少？

（2）若每个模块板为32K?8位，共需几个模块板？ （3）每个模块板内共有几片RAM芯片？ （4）共有多少片RAM？

（5）CPU如何选择各模块板？ 14．设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，RW作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：

ROM（2K?8位，4K?4位，8K?8位）， RAM（1K?4位，2K?8位，4K?8位）

及74138译码器和其他门电路（门电路自定）。

试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求： （1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。

15．CPU假设同上题，现有8片8K?8位的RAM芯片与CPU相连，试回答：

（1）用74138译码器画出CPU与存储芯片的连接图； （2）写出每片RAM的地址范围；

（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片

都有与其相同的数据，分析故障原因。

（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出

现什么后果？

16．反映主存和外存的速度指标有何不同？

17．某机字长16位，常规的存储空间为64K字，若想不改用其他高速的存储芯片，而使访

存速度提高到8倍，可采取什么措施？画图说明。

18．什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？ 19．计算机中设置Cache的作用是什么？能不能把Cache的容量扩大，最后取代主存，为什

么？

20．Cache做在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？ 21．设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一

个四路组相联映象（即 Cache 每组内共有4个字块）的Cache组织，要求： （1）画出主存地址字段中各段的位数；

（2）设Cache的初态为空，CPU依次从主存第0、1、2、…… 99号单元读出100个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？

（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度约提高多少

①

将存储器分成若干个容量相等的区域，每一个区域可看作一个页面。

倍?

22．简要说明提高访存速度可采取那些措施？

23．画出NR、NRZ、NRZ1、PE、FM写入数字串1011001的写入电流波形图。 24．以写入10010110为例，比较调频制和改进调频制的写电流波形图。

25．画出调相制记录01100010的驱动电流、记录磁通、感应电势、同步脉冲及读出代码等

几种波形。

26．磁盘组有六片磁盘，每片有两个记录面，存储区域内径22cm，外径33cm，道密度为

40道/cm，内层密度为400 位/cm，转速2400 转/分，问： （1）共有多少存储面可用？ （2）共有多少柱面？

（3）盘组总存储容量是多少？ （4）数据传输率是多少？ 27．某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12288

字节，最小磁道直径为230mm，共有275道，求： （1）磁盘存储器的存储容量；

（2）最高位密度（最小磁道的位密度）和最低位密度； （3）磁盘数据传输率； （4）平均等待时间。

28．磁表面存储器和光盘存储器记录信息的原理有何不同？

29．试从存储容量、存取速度、使用寿命和应用场合方面比较磁盘、磁带和光盘存储器。 30．写出1100、1101、1110、1111对应的海明码。

（1）按配偶原则配置； （2）按配奇原则配置。

31．已知接受到的海明码（按配偶原则配置）为1100100，1100111，1100000，1100001，

检查上述代码是否出错？第几位出错？

32．已知接收到下列海明码，分别写出它们所对应的欲传送代码。

1100000（按偶性配置）； 1100010（按偶性配置）； 1101001（按偶性配置）； 0011001（按奇性配置）； 1000000（按奇性配置）； 1110001（按奇性配置）；

33．欲传送的二进制代码为1001101，用奇校验来确定其对应的海明码，若在第六位出错，

说明它的纠错过程。

34．为什么海明码纠错过程中，新的检测位P4P2P1的状态即指出了编码中错误的信息位？ 35．设有效信息为1100，试用生成多项式G(x) = 1011，将其编成循环冗余校验码。

36．有一个（7，4）码，其生成多项式G(x)= x3 + x + 1，写出代码1001的循环冗余校验码。

第四章 存储器习题部分答案

1、答：

主存：与CPU直接交换信息，用来存放数据和程序的存储器。

辅存：主存的后援存储器，用来存放当前暂时不用的程序和数据，不予CPU直接交换信息。

CACHE：为了解决CPU和主存的速度匹配，提高访存速度的一种存储器，它设在主存与CPU间，起缓冲作用。

RAM：可读可写存储器，是随机存取的，在程序执行过程中既可读出也可写入，而且存取时间与存储单元所在位置无关。

SRAM：静态RAM，以触发器原理寄存信息。 DRAM：动态RAM，以电容充放电原理寄存信息。

ROM：只能对其存储的内容读出，而不能对其写入的只读存储器。

PROM：可实现一次性编程的只读存储器。

EPROM：可擦洗可编程的只读存储器，用紫外线照射进行擦写。 EEPROM：用电气方法进行擦写的可擦洗可编程的只读存储器。

CDROM：只读型光盘，此中光盘内数据程序由厂家事先写入，用户只能读出，不能修改或写入新的内容。

Flash Memory：快擦型存储器，是性能价格比号，可靠性高的可擦写非易失型存储器。

2、答：

计算机中有以下部件可以存储信息：寄存器、缓存、主存、磁盘、磁带等。 速度上：寄存器>缓存>主存>磁盘>磁带 容量上：寄存器<缓存<主存<磁盘<磁带 价格/位：寄存器>缓存>主存>磁盘>磁带

3、答：

(1) 存储器的层次结构主要体现在：缓存－主存和主存－缓存这两个存储层次上。 (2) 从CPU的角度来看，缓存－主存这一层次的速度接近于缓存，高于主存，其容量和位价却接近于主存。从主存－缓存这一层次，其速度接近于主存，容量接近辅存，平均位价也接近于辅存，从而解决了速度、容量、成本这三者间的矛盾。

(3) 主存与缓存之间的数据调动是由硬件自动完成的，CPU不能直接访问辅存，辅存只能与主存交换数据，他们之间的信息调动均由硬件和操作系统来实现。

4、答：

存取周期：是指存储器进行连续两次独立的存储器操作（如连续两次读操作）所需的最小间隔时间。

存取时间：是指启动一次存储器操作（读或写）到完成该操作所需的全部时间。 由概念可知，这两个概念是有很大区别的，通常存取周期大于存取时间。

5、答：

(1) 存储器带宽：每秒从存储器进出信息的最大数量。 (2) 带宽＝32bit/200ns＝160M位/秒

7、答：

因为容量为16K×32，所以需地址线14根，数据线32根，总和是46根。

需要128片1K×4，32片2K×8，32片4K×4，32片16K×1，16片4K×8，8片8K×8

8、答：

静态RAM是触发器存储信息，因此即使信息读出后，它仍保持其原状态，不需要在城，但电源掉电时，原存信息丢失。动态RAM靠电容存储电荷的原理来寄存信息，即使电源不掉电，信息也会自动消失。

动态RAM的优点：

① 在同样大小的芯片中，动态RAM的集成度远高于静态RAM，如动态RAM的基本单元电路为一个MOS管，静态RAM的基本单元电路为六个MOS管；② 动态RAM行、累地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少；③ 动态RAM的功耗仅为静态RAM的1/6；动态RAM的价格仅为静态RAM的1/4

动态RAM的缺点：

① 由于使用动态元件，因此他的速度比静态RAM低；② 动态RAM需要再生，故需配置再生电路，也需要消耗一部分功率。

15、答：

(1) 见下图

(2) 第一片0000H~1FFFH，第二片2000H~3FFFH，??，第八片E000H~FFFFH (3) 说明译码器有误，第六根线的输出始终是0。

24、答：

见下图

30、答：

配奇：1010100，0111101，1111110，0010111 配偶：0111100，1010101，0010110，1111111

31、答：

1100100第6位错，1100111第7位错，1100000第3位错，1100001第4位错

32、答：

1100000欲传送代码是1000，1100010欲传送代码是0110，1101001欲传送代码是0001， 0011001欲传送代码是1000，1000000欲传送代码是0010，1110001欲传送代码是1001

35、答：

1101100

36、答：

1001110

第五章 思考题与习题 1. 2. 3. 4. 5. 6. 7. 8.

I/O有哪些编址方式？各有何特点？

简要说明CPU与I/O之间传递信息可采用哪几种联络方式？它们分别用于什么场合？ I/O与主机交换信息时，共有哪几种控制方式？简述它们的特点。

试比较程序查询方式、程序中断方式和 DMA方式对CPU工作效率的影响。 图形显示和图像显示有何区别？

字符显示器的接口电路中配有缓冲存储器和只读存储器，各有何作用？ 试比较针式打印机、激光打印机和喷墨打印机。

某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式为一位起始位、七位数据位、一位检验位和一位停止位。若要求每秒钟传送480个字符，那么该设备的数据传送速率为多少？

什么是多媒体技术？简要说明研制多媒体计算机的关键技术。 什么是 I/O接口？为什么要设置 I/O接口？I/O接口如何分类？ 简述 I/O接口的功能和基本组成。

结合程序查询方式的接口电路，说明其工作过程。 说明中断向量地址和入口地址的区别和联系。

在什么条件下，I/O设备可以向CPU提出中断请求？ 什么是中断允许触发器？它有何作用？

在什么条件和什么时间，CPU可以响应I/O的中断请求？

某系统对输入数据进行取样处理，每抽取一个输入数据，CPU就要中断处理一次，将取样的数据存至存储器的缓冲区中，该中断处理需P秒。此外，缓冲区内每存储N个数据，主程序就要将其取出进行处理，这个处理需Q秒。试问该系统可以跟踪到每秒多少次中断请求？

试用键盘设备为例，结合中断接口电路，说明其工作过程。

在程序中断方式中，磁盘申请中断的优先权高于打印机。当打印机正在进行打印时，磁盘申请中断请求。试问是否要将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行？为什么？

试比较单重中断和多重中断服务程序的处理流程，说明他们不同的原因。 DMA方式有何特点？什么样的I/O设备与主机交换信息时采用DMA方式，举例说明。 CPU对DMA请求和中断请求的响应时间是否一样？为什么？ 结合DMA接口电路说明其工作过程。

DMA的工作方式中，CPU暂停方式和周期挪用方式的数据传送流程有何不同，画图说明。

假设某设备向CPU传送信息的最高频率是40K次/秒，而相应的中断处理程序其执行 时间为40μs，试问该外设是否可用程序中断方式与主机交换信息，为什么？

设磁盘存储器转速为3 000转／分，分8个扇区，每扇区存储1K字节，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间是 25μs，是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采取什么方案？

试从下面七个方面比较程序查询、程序中断和DMA三种方式的综合性能。 （1） 数据传送依赖软件还是硬件： （2） 传送数据的基本单位： （3） 并行性； （4） 主动性； （5） 传输速度； （6） 经济性； （7） 应用对象。

解释周期挪用，分析周期挪用可能会出现的几种情况。 试从五个方面比较程序中断和 DMA方式有何区别。 什么是多重中断？实现多重中断的必要条件是什么？

9. 10. 11. 12. 13. 14. 15. 16. 17.

18. 19.

20. 21. 22. 23. 24. 25. 26.

27.

28. 29. 30.

(2) 见下图

5、答：

中断周期前是执行阶段，后是取指阶段。中断周期中，由中断隐指令完成： ① 保存程序断点 ② 硬件关中断

③ 将向量地址送至程序计数器（硬件向量法）或将中断识别程序入口地址送至程序计数器（软件查询法）。

6、答：

所谓并行包含同时性合并发性两个方面。前者是指两个或多个事件在同一时刻发生，后者是指两个或多个事件在同一时间段发生。也就是说，在同一时刻或同一时间段内完成良种或两种以上性质相同或不同的功能，只要在时间上互相重叠，就存在并行性。

从计算机体系上看，粗粒度并行性是在多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般用算法（软件）实现。细粒度并行性是指在处理及的操作级和指令级的并行性，一般用硬件实现。指令流水就是一项重要技术。

8、答：

影响流水线性能的因素主要反映在两方面：访存冲突和相关问题。

① 访存冲突：取指令、取操作数和存结果都要访问存储器，若在某一时间，前后流水的若干条指令同时访存，则产生访存冲突。

② 相关问题：指程序的相近指令之间出现某种关联，使指令流水线出现停顿。例如：

当下一条指令需用前一条指令的结果时，必须待前面的指令流出流水线后才能执行，包括控制相关和数据相关。

9、答：

超长指令字（VLIW）技术和超标量技术都是采用多条指令在多个处理部件中并行处理的体系结构，在一个时钟周期内能流出多条指令。但超标量的指令来自同一标准的指令流，超长指令字则是由编译程序在编译时挖掘指令间潜在的并行性后，把多条能并行操作的指令组合成一条具有多个操作码字段的超长指令（指令字长可达几百位），由这条超长指令控制VLIW机中多个独立工作的功能部件，由每一个操作码字段控制一个功能部件，相当于同时执行多条指令。

10、答：

指令流水线和运算流水线的共同点是由于相邻两段在执行不同的操作，因此在相邻两段之间必须设置锁存器或寄存器，以保证在一个周期内流水线的输出信号不便。

第九章 思考题与习题

1．设CPU内有下列部件：PC、IR、MAR、MDR、AC、CU。 （1）写出取指周期的全部微操作；

（2）写出加法指令ADD X，取数指令LDA X，存数指令STA X在执行阶段所需

的全部微操作；

（3）当上述指令为间接寻址时，写出运行这些指令所需的全部微操作；

（4）写出无条件转移指令JMP Y和结果为零则转指令BAZ Y在执行阶段所需的全部

微操作。

2．控制单元的功能是什么？其输入受什么控制？

3．什么是指令周期、机器周期和时钟周期？三者有何关系？ 4．能不能说机器的主频越快，机器的速度就越快，为什么？

5．设机器A的主频为8MHz，机器周期含4个时钟周期，且该机的平均指令执行速度是0.4MIPS，试求该机的平均指令周期和机器周期，每个指令周期中含几个机器周期？如果机器B的主频为12MHz，且机器周期也含4个时钟周期，试问B机的平均指令执行速度为多少MIPS？

6．设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多MIPS？由此可得出什么结论？

7．某CPU的主频为8MHz，若已知每个机器周期平均包含4个时钟周期，该机的平均指令执行速度为0.8MIPS，试求该机的平均指令周期及每个指令周期含几个机器周期？若改用时钟周期为0.4μs的CPU芯片，则计算机的平均指令执行速度为多少MIPS？若要得到平均每秒40万次的指令执行速度，则应采用主频为多少的CPU芯片？

8．某计算机的主频为4MHz，各类指令的平均执行时间和使用频度如下表所示，试计算该机的速度（单位用MIPS表示），若上述CPU芯片升档为6MHz，则该机的速度又为多少？

指令类别 存取 加、减、比较、转乘除 其他 移 平均指令执行时间 使用频度 9．试比较同步控制、异步控制和联合控制的区别。

10．什么是典型的同步控制？为了提高CPU的效率，在同步控制方式中又有哪些方式？以

8085的输出指令为例，说明它属哪种控制方式？

11．设CPU内部结构如图9.4所示，此外还设有B、C、D、E、H、L六个寄存器，它们各

自的输入和输出端都与内部总线相通，并分别受控制信号控制（如Bi为寄存器B的输入控制；Bo为寄存器B的输出控制）。要求从取指令开始，写出完成下列指令所需的控制信号。

（1）ADD B,C （(B) – (C)→B）； （2）SUB A,H （(AC) – (H) →AC）。

12．CPU结构同上题，写出完成下列指令所需的控制信号（包括取指令）。 （1）寄存器间址的无条件转移指令JMP @ B； （2）间接寻址的存数指令STA @ X。

第九章 控制单元的功能习题部分答案

1、答：

(1) 写出取指周期的全部微操作； ① PC→MAR ② 1→R

③ M(MAR)→MDR ④ MDR→IR ⑤ (PC)+1→PC

(2) 写出加法指令ADD X，取数指令LDA X,存数指令STA X在执行阶段所需的全部微操作。

答： ADD X LDA X STA X ①Ad(IR) →MAR ①Ad(IR) →MAR ①Ad(IR) →MAR ②1→R ②1→R ②1→W ③M(MAR)→MDR ③M(MAR)→MDR ③ACC→MDR ④(ACC)+(MDR) →ACC ④MDR →ACC ④MDR →M(MAR) (3) 当上述指令为间接寻址时，写出运行这些指令所需的全部微操作。 答： ADD X LDA X STA X ①Ad(IR) →MAR，1→R ②M(MAR)→MDR ③MDR→Ad(IR) ①Ad(IR) →MAR，1→R ②M(MAR)→MDR ③(ACC)+(MDR) →ACC ①Ad(IR) →MAR，1→R ②M(MAR)→MDR ③MDR→Ad(IR) ①Ad(IR) →MAR，1→R ②M(MAR)→MDR ③MDR →ACC ①Ad(IR) →MAR，1→R ②M(MAR)→MDR ③MDR→Ad(IR) ①Ad(IR) →MAR，1→R ②M(MAR)→MDR ③MDR →M(MAR) 0.6?s 35% 0.8?s 50% 10?s 5% 1.4?s 10% (4) 写出无条件转移指令JMP Y和结果为零则转指令BAZ Y在执行阶段所需的全部微操作。

答： JMP Y Ad(IR) →PC BAZ Y 设Z为标记触发器，结果为0时，Z=1 BAZ Y指令执行阶段的微操作为 Z·Ad(IR) →PC 2、答：

控制单元具有发出各种微操作命令（即控制信号）序列的功能。 在执行程序的过程中，控制单元要发出各种微操作命令，而且不同的指令对应不同的命令。其输入必须受时钟控制，即每一个时钟脉冲使控制单元发一个操作命令，或发一组需同时执行的操作命令。

3、答：

指令周期：CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。

机器周期：所有指令执行过程中的一个基准时间，取决于指令的功能及其间的速度。 时钟周期：用时钟信号来控制产生每一个微操作命令。一个机器周期内包含了若干个时钟周期，又称节拍或状态。在每个节拍内机器可完成一个或几个同时执行的操作。

三者的关系：一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期（节拍），每个指令周期内的机器周期数可以不等，每个机器周期内的节拍数也可以不等。机器周期、节拍组成了多级时序系统。

4、答：

不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅和主频有关，还与机器周期中所包含的时钟周期数有关。同样主频的机器，由于机器周期所含的时钟周期数不同，机器的速度也不同。机器周期中所含的时钟周期少的机器速度更快。

9、答：

同步控制方式：任何一条指令或指令中的任何一个微操作的执行，都由事先确定且有统一基准时标的时序信号所控制的方式叫做同步控制。如果机器内的存储器其存取周期不统一，那么只有把最长的存取周期作为机器周期，才能采用同步控制，否则取指令和取数时间不同，无法用统一的基准。

异步控制方式：异步控制方式不存在基准时标信号，没有固定的周期节拍和严格的时钟同步，执行每条指令和每个操作需要多少时间就占用多少时间，这种方式微操作的时序由专门的应答线路控制，其结构比同步方式复杂。

联合控制方式：是同步控制和异步控制的结合，对各种不同指令的微操作实行大部分统一，小部分区别对待的方法。

第十章 思考题与习题

1．假设响应中断时，要求将程序断点存在堆栈内，并且采用软件办法寻找中断服务程序的入口地址，试写出中断隐指令的微操作及节拍安排。

2．写出完成下列指令的微操作及节拍安排（包括取指操作）。 （1）指令ADD R1, X完成将R1寄存器的内容和主存X单元的内容相加结果存于R1的

操作。

（2）指令ISZ X完成将主存X单元的内容增1，并根据其结果若为0，则跳过下一条

指令执行。

3．按序写出下列程序所需的全部微操作命令及节拍安排。

指令地址 指 令 LDA 206 ADD 207 BAN 204 STA 205 STP 200 201 202 203 204 4．已知带返转指令的含义如下图所示，写出机器在完成带返转指令时，取指阶段和执行阶段所需的全部微操作及节拍安排。

主程序KK+1M带返转KM+1JMPIK间址特征子程序

5．画出组合逻辑控制单元的组成框图，根据指令处理过程，结合有关部件说明其工作原理。 6．画出微程序控制单元的组成框图，根据指令处理过程，结合有关部件说明其工作原理。 7．试比较组合逻辑设计和微程序设计的设计步骤和硬件组成，说明哪一种控制速度更快，为什么？

8．微指令的操作控制有几种编码方式，各有何特点？哪一种控制速度最快？ 9．什么是垂直型微指令？什么是水平型微指令？各有何特点？ 10．能否说水平型微指令就是直接编码的微指令，为什么？ 11．微指令的地址有几种形成方式？各有何特点？

12．微指令操作控制字段采用直接编码或显式编码时，其微指令字长如何确定？

13．设控制存储器的容量为512×48位，微程序可在整个控存空间实现转移，而控制微程序

转移的条件共有4个（采用直接控制），微指令格式如下：

转移条件下地址操作控制顺序控制

试问微指令中的三个字段分别为多少位？ 14．试比较静态微程序设计和动态微程序设计。

15．解释机器指令、微指令、微程序、毫微指令和毫微程序，它们之间有什么对应关系？ 16．毫微程序设计的特点是什么？与微程序设计相比，其硬件组成有何不同？

17．假设机器的主要部件有：程序计数器PC，指令寄存器IR，通用寄存器R0、R1、R2、

R3，暂存器C、D，ALU，移位器，存储器地址寄存器MAR，存储器数据寄存器MDR及存储矩阵M。

本文来源：https://www.bwwdw.com/article/qq8g.html