DDR2时序测试规范V1.0 - 图文

更新时间:2023-11-12 23:33:01 阅读量: 教育文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

DDR2时序测试规范

DDR2时序测试规范

编 制: 许军亮

审 核: 批 准:

瑞斯康达科技发展股份有限公司

Copyright ? 2009 瑞斯康达科技发展股份有限公司

DDR2时序测试规范

文 件 维 护 日 志

修改日期 2010-8-26 修改人 许军亮 首个版本 修改内容 确认人 硬件测试组2010-08-26制定文档,版本1.0 Copyright ? 2009 瑞斯康达科技发展股份有限公司

DDR2时序测试规范

CONTENTS

1 2 3 4 5 6

待测时序参数 -------------------------------------------------------------------------------------------- 1 地址和控制信号时序 ----------------------------------------------------------------------------------- 2 DQ读写数据分离 --------------------------------------------------------------------------------------- 6 写数据和DM信号时序 -------------------------------------------------------------------------------- 8 读数据时序 ---------------------------------------------------------------------------------------------- 13 时序修正-------------------------------------------------------------------------------------------------- 15

Copyright ? 2009 瑞斯康达科技发展股份有限公司

DDR2时序测试规范

1 待测时序参数

DDR2的时序测试应包括下表所列的基本参数:

地址和控制信号时序 Symbol tIS tIH 写数据和DM信号时序 tDS tDH tWPRE tWPST 读数据时序 tDQSQ tQH tRPRE tRPST Parameter Address and control input setup time Address and control input hold time DQ and DM input setup time DQ and DM input hold time DQS Write preamble,写前导时间 DQS Write postamble,写后续时间 DQS-DQ skew for DQS and associated DQ DQ output hold time from DQS DQS Read preamble,读前导时间 DQS Read postamble,读后续时间 【备注】如果内存控制器(如CPU)的datasheet中对读数据时序有明确要求,读时序测试参考内存控制器的datasheet执行。

各参数的示意图如下:

Copyright ? 2009 瑞斯康达科技发展股份有限公司 - 1 -

DDR2时序测试规范

下面分别说明这些参数的测试方法。

2 地址和控制信号时序

包括tIS和tIH,定义如下:

Copyright ? 2009 瑞斯康达科技发展股份有限公司 - 2 -

本文来源:https://www.bwwdw.com/article/qkqv.html

Top