《数字电子技术》理论课总复习提纲

《数字电子技术》理论课程总复习提纲

复习思路：概念 → 原理 → 应用 第一章：

一、模拟量与数字量 二、数制及其之间的转换 三、二进制算术运算 1、无符号数 P8

2、有符号数 原码、反码和补码

①P10，图1.4.2；②[例1.4.1] ，-8的表示；③[例1.4.2] 四、码制及其之间的转换 1、代码定义

2、码制定义及常用码制

①BCD码，表1.5.1，补上5421码，有权码和无权码；②格雷码，表1.5.2（用卡诺图记忆）；③ASCII，表1.5.3。 3、BCD码之间转换 第二章：

一、逻辑、逻辑运算、二值逻辑概念 二、常用的逻辑运算

①与和与非，图2.2.2、图2.2.3；②或和或非；③异或和同或（只有两个输入），两者关系；④非（取反）；⑤那种门电路可以实现其它门电路功能。 三、基本公式和常用公式

①公式8、18（摩根定理）和17；②公式21和25 四、公式法化简

五、逻辑代数基本定理及应用

①三个定理含义；②原式、反式、对偶式之间转换，[例2.4.2]、[例2.4.3] 六、逻辑函数表示方法及其两种标准式

6种表示方式，最小项之和形式（与或式）和最大项之积（或与式）； 七、如何将已知式写成两种标准式

①最小项数量和性质；②最大项数量和性质；③[例2.5.6]；④[例2.5.7] 八、卡诺图及其化简

九、逻辑函数表示方法之间的转换 十、无关项及其化简

第三章：

一、分立元件门电路 1.正逻辑和负逻辑 P67，图3.1.2

2.二极管与门（P71，图3.2.5） 二极管共阳极连接。

3.二极管或门（P72，图3.2.6） 二极管共阴极连接。

4.三极管反相器（P114，图3.5.6）

5.MOS管反相器（P75，图3.3.4）

二、CMOS反相器

1.电路结构（P80，图3.3.11）

VIH ≈ VDD， VDD >> VGS(th)N+︱VGS(th)P︱

2.电压和电流传输特性（P81，图3.3.12、图3.3.13）

阈值电压VTH=1/2VDD

3.输入噪声容限

P82，图3.3.14、图3.3.15

4.带载能力

P85，低电平输出时，图3.3.18、图3.3.19；高电平输出时，图3.3.20、图3.3.21。

三、其它类型MOS电路 1.OD门（P94，图3.3.31）

①普通门输出端不能并联；②线与概念；③上拉电阻计算。 2.CMOS传输门（P94，图3.3.35）

3.三态门（P99，图3.3.40）

何为三态？指输出Y可能是0、1、高阻（Z）三种状态。

四、TTL反相器

1.电路结构（P117，图3.5.9）

2.电压传输特性（P117，图3.5.10）

阈值电压VTH=1.4V。

3.输入特性（P119，图3.5.11）和输出特性（P120，图3.5.13）

扇出系数计算：[例3.5.2]

4.输入端负载特性（P122，图3.5.18）

5.动态特性（P123，图3.5.21） 传输延迟时间（如何产生的？）

五、其它类型TTL门电路

OC门、三态门（参考三的1和3） 第四章：

一、组合电路特点（P160）

从功能上，任意时刻的输出仅取决于该时刻的输入；从电路结构上，不含记忆（存储）元件。

二、编码器（P160）

①用途；②优先编码器（74148）哪个输入端优先权最高？，哪个输入端优先权最低？

二、译码器74138（3线-8线译码器） 1.用途

2.电路结构及使用（P175）

S1=1、S’2= S’3=0时，最小项产生电路，有： Y’0=(A’2 A’1 A’0) ’= m’0； Y’1=(A’2 A’1 A0) ’= m’1； Y’2=(A’2 A1 A’0) ’= m’2； Y’3=(A’2 A1 A0) ’= m’3； Y’4=(A2 A’1 A’0) ’= m’4； Y’5=(A2 A’1 A0) ’= m’5； Y’6=(A2 A1 A’0) ’= m’7； Y’7=(A2 A1 A0) ’。

2.应用

（1）扩展成4线-16线译码器 增加一个1线-2线译码器

（2）设计组合电路

①P186，[例4.3.3]；②实验二的1位全减器 三、数据选择器74153（双四选一数据选择器） 1.用途

2.电路结构及使用（P188）

S’1= 1时，Y1=0，不工作；S’1= 0时，有： Y1=D0A’1 A’0+ D1A’1 A0 + D2A1 A’0 + D3A1 A0 2.应用

（1）扩展成八选一数据器

方法同译码器。增加一个1线-2线译码器，分别控制S’1和S’2。另外还需要在输出端加一个或门。 （2）设计组合电路

①P190，[例4.3.5]；②实验二的四人表决器 四、加法器74183 1.半加器和全加器概念 2.1位全加器设计（P193） 3.1位全加器扩展 五、加法器74283 1.使用

COS3S2S1S0= A3A2A1A0+ B3B 2B1B0+CI

2.应用

（1）加法运算 （2）减法运算

（3）加/减可逆运算 （4）BCD码转换

①8421BCD码←→余3码[例4.3.7]；②8421BCD码←→5421码（实验二：7） 六、比较器

多位比较器原理（4位）：从高位比起，若A3＞B3，则A＞B；高位相等，再比较次高位（下一位）。

本文来源：https://www.bwwdw.com/article/qfzx.html