数电1-10章自测题及答案(2)

第一章 绪论

一、填空题

1、根据集成度的不同，数字集成电路分位以下四类：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路。

2、二进制数是以2为基数的计数体制，十六体制数是以16为基数的计数体制。

3、二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。 4、十进制数转换为二进制数的方法是：整数部分用除2取余法，小数部分用乘2取整法，十进制数23.75对应的二进制数为10111.11。

5、二进制数转换为十进制数的方法是各位加权系数之和，二进制数10110011对应的十进制数为179。

6、用8421BCD码表示十进制时，则每位十进制数可用四位二进制代码表示，其位权值从高位到低位依次为8、4、2、1。

7、十进制数25的二进制数是11001，其对应的8421BCD码是00100101。 8、负数补码和反码的关系式是：补码=反码+1。

9、二进制数+1100101的原码为01100101，反码为01100101，补码为01100101。-1100101的原码为11100101，反码为10011010，补码为10011011。

10、负数-35的二进制数是-100011，反码是1011100，补码是1011101。 二、判断题

1、二进制数有0~9是个数码，进位关系为逢十进一。 （ ） 2、格雷码为无权码，8421BCD码为有权码。 （√ ） 3、一个n位的二进制数，最高位的权值是2^n+1。 （√ ） 4、十进制数证书转换为二进制数的方法是采用“除2取余法”。 （√ ） 5、二进制数转换为十进制数的方法是各位加权系之和。 （√ ） 6、对于二进制数负数，补码和反码相同。 （ ） 7、有时也将模拟电路称为逻辑电路。 （ ） 8、对于二进制数正数，原码、反码和补码都相同。 （√ ） 9、十进制数45的8421BCD码是101101。 （ ） 10、余3BCD码是用3位二进制数表示一位十进制数。 （ ） 三、选择题

1、在二进制技术系统中，每个变量的取值为 （ A ） A、0和1 B、0~7 C、0~10 D、0~F

2、二进制权值为 （ B ） A、10的幂 B、2的幂 C、8的幂 D、16的幂

3、连续变化的量称为 （ B ） A、数字量 B、模拟量 C、二进制量 D、16进制量 4、十进制数386的8421BCD码为 （ B ） A、0011 0111 0110 B、0011 1000 0110 C、1000 1000 0110 D、0100 1000 0110

5、在下列数中，不是余3BCD码的是 （ C ） A、1011 B、0111 C、0010 D、1001

6、十进制数的权值为 （ D ） A、2的幂 B、8的幂 C、16的幂 D、10的幂

7、负二进制数的补码等于 （ D ） A、原码 B、反码 C、原码加1 D、反码加1

8、算术运算的基础是 （ A ） A、加法运算 B、减法运算 C、乘法运算 D、除法运算

9、二进制数-1011的补码是 （ D ） A、00100 B、00101 C、10100 D、10101

10、二进制数最高有效位（MSB）的含义是 （ A ） A、最大权值 B、最小权值 C、主要有效位 D、中间权值 第二章 逻辑代数基础 一、填空题

1、逻辑代数中三种最基本的逻辑运算是与运算、或运算、非运算。

2、逻辑函数的五种表示方法是：真值表、逻辑函数式、逻辑图、卡诺图、波形图。 3、逻辑代数中的三条重要规则是代入规则、反演规则、对偶规则。

4、由n个变量构成逻辑函数的全部最小项有2n个，4变量卡诺图由16（24）个小方格组成。 5、逻辑函数表达式有标准与-或和标准或-与两种标准形式。

6、最简与-或表达式的标准是：与项个数最小、每个与响变量数最少。

7、化简逻辑函数的主要方法有：代数（公式）化简法、卡诺图（图形）化简法。 8、最小项表达式又称标准与-或表达式，最大项表达式又称为标准或-与表达式。 二、判断题

1、逻辑变量和逻辑函数的取值只有0和1两种可能。 （√ ） 2、逻辑函数Y=AB?CD的与-或表达式是Y=(A+B)(C+D)。 （ × ） 3、逻辑函数Y=A+BC又可写成Y=（A+B）（A+C）。 （√ ） 4、用卡诺图化简逻辑函数时，合并相邻项的个数为偶数个最小项。 （ × ） 5、逻辑函数Y最小项表达式中缺少的编号就是逻辑函数Y最大项的编号。 （√ ） 6、实现逻辑函数Y=A?B?C?D可用一个4输入或门。 （√ ） 7、与非门的逻辑功能是：输入有0时，输出为0；只有输入都为1，输出才为1。（ × ） 8、当X·Y=1+Y时，则X=1、Y=1。 （√ ） 三、选择题

1、标准与-或表达式是 （ B ） A、与项相或的表达式 B、最小项相或的表达式 C、最大项相与的表达式 D、或项相与的表达式

2、标准或-与表达式是 （ C ） A、与项相或的表达式 B、最小项相或的表达式 C、最大项相与的表达式 D、或项相与的表达式

3、一个输入为A、B的两输入端与非门，为保证输出低电平，要求输入为（ D ） A、A=1、B=0 B、A=0、B=1 C、A=0、B=0 D、A=1、B=1

4、要使输入为A、B的两输入或门输出低电平，要求输入为 （ C ） A、A=1、B=0 B、A=0、B=1 C、A=0、B=0 D、A=1、B=1

5、n个变量的逻辑函数全部最大项有 （ C ） A、n个 B、2n个 C、2n个 D、2n-1个

6、实现逻辑函数Y?AB?CD需用 （ B ）A、两个

与非门 B、三个与非门

C、两个或非门 D、三个或非门 第三章 集成逻辑门电路 一、填空题

1、在数字逻辑电路中，三极管工作在饱和状态和截止状态。

2、和TTL门电路相比，CMOS门电路的优点为静态功耗小、噪声容限大、输入电阻高。 3、TTL与非门输出低电平时，带灌电流负载，输出高电平时，带拉电流负载。 4、三态输出门输出的三个状态分别为高阻、高电平、低电平。

5、和TTL门电路相比，I2L门电路的主要优点是集成度高、功耗小、品质因数好。 6、某TTL与非门的延迟时间tPLH=15ns、tPHL=10ns，输出信号为占空比q=50%的方波，则该方波的频率不得高于40MHZ。

7、TTL与非门多余输入端的连接方法为接高电平（或VCC）、悬空、和有用输入端并接。 8、TTL或非门多余输入端的连接方法为接地（低电平），和有用输入端并接。 9、漏极开路门（OD门）使用时，输出端与电源之间应外接负载电阻。

10、HCMOS系列门电路的工作速度与TTL门电路的74LS系列相当，CT74HCT系列能与TTL门电路相互兼容。 二、判断题

1、二输入端与非门的一个输入端接高电平时，可构成反相器。 （ √ ） 2、异或门一个输入端接高电平时，可构成反相器。 （ √ ） 3、同或门一个输入端接低电平时，可构成反相器。 （ √ ） 4、二输入端或非门的一个输入端接低电平时，可构成反相器。 （ √ ） 5、CMOS与非门输入端悬空时，相当于输入高电平。 （ ） 6、与非门输出低电平时，接拉电流负载。 （ ） 7、ECL门电路的工作频率比其他集成电路都高。 （ √ ）

8、多个集电极开路门（OC门）输出端并联且通过电阻接电源时，可实现线与。 （ √ ）

9、CMOS传输门可输出高阻、高电平、低电平。 （ √ ） 10、电源电压相同时，TTL与非门的抗干扰能力比CMOS与非门强。 （ ） 三、选择题

1、二输入端的与门一个输入端高电平，另一个输入信号时，则输出与输入信号的关系是 （ A ）

A、同相 B、反相 C、高电平 D、低电平

2、TTL与非门带同类门电路灌电流负载个数增多时，其输出低电平 （ B ） A、不变 B、上升 C、下降 3、要使输出的数字信号和输入的反相，应采用（ C ）

A、与门 B、或门 C、非门 D、传输门

4、异或门一个输入端接高电平，另一个输入信号时，则输出与输入信号的关系是 （ D ）A、高电平 B、低电平 C、同相 D、反相

5、二输入端的或门一个输入端接低电平，另一个输入端接入脉冲信号时，则输出与输入信号的关系是 （ A ） A、同相 B、反相 C、高电平 D、低电平

6、已知输入A、B和输出Y的波形如图3.1所示，能实现此波形的门电路是（ D ）

A、与非门 B、或非门 C、异或门 D、同或门

7、已知输入A、B和输出Y的波形图如图3.2所示，能实现此波形的门电路是 （ C ）

A、与非门 B、或非门 C、异或门 D、同或门 8、、已知输入A、B和输出Y的波形图如图3.3所示，能实现此波形的门电路是 （ A ）

A、与非门 B、或非门 C、异或门 D、同或门 第四章 组合逻辑电路 一、填空题

1、组合逻辑电路的特点是输出状态只与输入信号有关，和电路原有状态无关，其基本单元电路是门电路。

2、编码器是对输入信号进行编码的电路，优先编码器只对优先级别最高的输入信号进行编码。

3、输入3位二进制代码的二进制译码器应有8个输出端，共输出8个最小项。如用输出低电平有效的3线-8线译码器实现3个逻辑函数时，需用3个与非门。

4、8选1数据选择器在所有输入数据都为1时，其输出标准与或表达式共有8个最小项。 5、数据选择器只能用来实现单输出逻辑函数，而二进制译码器不但可用来实现单输出逻辑函数，而且还可以用来实现多输出逻辑函数。

6、8位二进制串行进位加法器由8个全加器组成，可完成8位二进制数相加。

7、数值比较器的功能是用以比较两组二进制数的大小或相等的电路，当输入二进制数A=1111和B=1101时，则它们比较的结果为A>B。

8、4线-七段译码器/驱动器输出高电平有效时，用来驱动共阴极数码管；如输出低电平有效时，用来驱动共阳极数码管。 9、分析组合逻辑电路时，一般根据逻辑图写出输出逻辑函数表达式；设计组合逻辑电路时，

根据设计列出真值表（功能表），再写出输出逻辑函数表达式。

10、在组合逻辑电路中，消除竞争冒险现象主要方法有加选通脉冲、输出端并接滤波电路、修改设计增加冗余项。 二、判断题

1、组合逻辑电路全部由门电路组成。 （ √ ） 2、组合逻辑电路只有多输出端，没有单输出端的。 （ ） 3、优先编码器只对多个输出编码信号中优先权最高的信号进行编码 （ √ ） 4、译码器的作用就是将输入的代码译成特定信号输出。 （ √ ） 5、显示译码器主要由编码器和驱动电路组成。 （ √ ） 6、全加器只能用于对两个1位二进制数相加。 （ ）

7、数据选择器根据地址码的不同从多路输入数据中选择其中一路数据输出。 （ √ ）

8、数值比较器是用于比较两组二进制数大小的电路。 （ ） 9、加法器是用于对两组二进制进行比较的电路。 （ ） 10、组合逻辑电路在没有竞争时会产生冒险。 （ ） 三、选择题

1、分析组合逻辑电路的目的是要得到 （ B ） A、逻辑电路图 B、逻辑电路的功能 C、逻辑函数式 D、逻辑电路的真值表

2、设计组合逻辑电路的目的是要得到 （ A ） A、逻辑电路图 B、逻辑电路的功能 C、逻辑函数式 D、逻辑电路的真值表

3、二-十进制编码器的输入编码信号应有 （ D ） A、2个 B、4个 C、8个 D、10个

4、和4位串行进位加法器相比，使用4位超前进位加法器的目的是 （ B ） A、完成4位加法运算 B、提高加法运算速度 C、完成串并行加法运算 D、完成加法运算自动进位

5、将一个输入数据送到多路输出指定通道上的电路是 （ A ） A、数据分配器 B、数据选择器 C、数据比较器 D、编码器

6、从多个输入数据中其中一个输出的电路是 （ B ） A、数据分配器 B、数据选择器 C、数据比较器 D、编码器

7、4线-10线译码器如输入状态只有Y2=0，其余输出均为1，则它的输入状态为 （ C ） A、0011 B、1000 C、0010 D、1001

8、为使3线-8线译码器CT74LS138能正常工作，使能端STASTBSTC的电平应取 （ C ） A、111 B、011 C、100 D、101

9、能对二进制数进行比较的电路是 （ A ） A、数据比较器 B、数据分配器 C、数据选择器 D、编码器

10、输入n位二进制代码的二进制译码其，输出端个数为 （ C ）

7、A/D转换的四个步骤是：取样、保持、量化、编码。取样脉冲的频率应大于输入模拟信号的频谱中最高频率分量频率的 2倍。 8、双积分型A/D 的转换器的是在固定的时间间隔内 对 输入模拟电压进行积分。和其他的A/D 转换器的相比，他的优点是：转换精度高、抗干扰能力强、主要缺点是： 工作速度底下。

二、判断题

1、 在D/A转换器的中，输入数字量位数越多，输出的模拟电压越接近实际的模拟电压。（对） 2、 R-2R倒T 形的电阻网络D/A 转换器的转换精度比权电阻网络的D/A 的转换器高。(对) 3、 在D/A转换器中转换误差是完全可以消除的。(错) 4、 在A/D转换器中，量化单位越小，转换精度越差。

5、 在A/D转换器中，输出的数字量位数越多，量化误差越小。（错） 6、 在A/D转换器中，量化误差数是不可以的消除的。（对） 7、 D/A转换器的是将输入的模拟量转换数字量。（对）

8、 双积分型A/D转换器的主要优点是工作稳定，抗干扰能力强、转换精度高。（对） 三、选择题

1、 R-2R倒T形电阻网络 D/A 转换器中的电阻值为（B）

A 分散值 B R和2R C 2R和3R D R和1/2R 2、 将输入的数字量转换成与之正比的模拟量输出的电路是（C） A ROM B RAM C D/A转换器 D A/D转换器 3、 D/A 转换器中的运算放大器输入和输出信号为（ D）

A 二进制代码和电流 B A 二进制代码和电压

C 模拟电压和电流 D 电流和模拟电压 4、双积分型A/D转换器输出的数字量和输入的模拟量关系为（A ）

A 正比 B 反比 C 平方 D 无关 5、根据取样定理 ，取样脉冲的频率为（B）

A 小于模拟信号的 频谱的最高的频率的一半 B 大于模拟信号的 频谱的最高的频率的两倍 C 小于模拟信号的 频谱的最低的频率的一半] D 大于模拟信号的 频谱的最低的频率的两倍

6、并联比较型 A/D 转换器不可以缺少的组成部分是（C）

A 计数器 B D/A 转换器 C 编码器 D 积分器

第九章课后部分答案

一、填空题

1、ROM在使用中只能 读出 数据，存储在ROM中的数据 不会 因为系统断电而丢失。 2、ROM 的存储单元作为一个开关单元，当开关元件为永久性断开时，表示存储单元存储的 0，当开关元件为可控闭合时，表示存储单元中存储了数据 1

3、RAM 的存储单元为记忆单元，静态RAM 的记忆元件是 触发器 ，动态RAM 的记忆元件是 电容。 动态RAM 的数据需定时 刷新 才能保持。

4、根据 ROM 和RAM 的结构可知 ROM属于组合逻辑电路，RAM 属于时序逻辑电路 5、若用ROM 实现一位全加器，则至少需要 3 条地址线和 2条 数据线 6、一片2K *4的RAM 有 11 条地址线和 4 条为线。 二、判断题】

1.ROM 用作程序存储器，若容量不够，可以进行字 扩展。（对） 2.RAM 的容量扩展可以是位扩展、字扩展或位、字同时扩展。（对）

3.可编程程序存储器 E^2PROM 可以像RAM 的一样进行随机读写（错） 4.快闪存储器兼有ROM和RAM 的功能。（对）

第十章课后部分答案

一、填空题

1、PAL、GAL的与、或中，可由用户编程的阵列是 ——与阵列 2、FPGA的基本结构包括 CLB、IOB、PIR

3、GAL是采用E^2PROM工艺制造，因此可以重复编程。

4、能直接把编程数据经用户系统下载到芯片的是在系统可编程逻辑器件。

二、判断题

1、可编程逻辑器件是指器件内部的逻辑电路可以由用户来设定（对） 2、在一般情况下，GAL可以替代PAL（对）

3、PAL和GAL 的阵列结构相同，只是输出结构不同（对）

4、用PAL 和GAL实现组合逻辑函数时，必须用最小项之和描述。（错）

数字电子技术复习提纲

第一章

绪论

1. 不同数制间的转换 2. 二进制代码的转换 第二章

逻辑代数基础

1. 逻辑函数的化简 2. 逻辑函数间的转换 第三章

集成逻辑门电路

1.逻辑门的功能 2.集成逻辑门的使用 第四章 组合逻辑电路

1.组合逻辑电路的分析方法（参考：P121、P122例4.2.1、4.2.2） 2.组合逻辑电路的设计方法（参考：P124例4.2.3）

3.用译码器（74LS138）、数据选择器（74LS151）进行组合逻辑电路的设计（参考：P151例4.5.2、P158例4.6.2）

第五章 集成触发器

1.各种触发器的逻辑符号、功能、特性方程 2.画波形图

第六章 时序逻辑电路

1.时序逻辑电路的分析方法（参考：P225例6.2.1、例6.2.2） 2.各种中规模集成电路的功能和使用方法

3.用中规模集成电路进行设计（参考：P251例6.4.1、例6.4.2、例6.4.3、例6.4.4）

4.分析由中规模集成电路构成各种电路的分析方法（与设计过程相反） 第七章 脉冲产生与整形电路 1.由555定时器构成的各种电路 2. 用555定时器设计多谐振荡电路方法 第八章 数模和模数转换器 1.电路的分类 2.各电路的优缺点 第九章 半导体存储器 1.存储器的分类和特点

1.存储器容量的扩展（位的扩展、字的扩展、位和字的扩展）

本文来源：https://www.bwwdw.com/article/q6hp.html