《计算机组成原理》教案（48学时） - 图文

附件1：教案首页

教案

2013～2014学年第2学期

课程编号： (2013-2014-2)-ZX1080013-08040-1 授课专业： 计算机科学与技术（软件方向） 授课班级： 12计本（网络） 任课教师： 梁海英 二级学院： 计算机科学与信息工程学院 教 研 室： 物联网工程

附件2：教案封二

课程基本信息

课程名称 必修课 选修课 授课方式 课程教学 总学时数 学时分配 计算机组成原理 公共课（ ） 专业课（ √ ） 限选课（ √ ） 任选课（ ） 课程类型 理论课讲授（√）实验（践）课（ ） 考核方式 考试（√）考查（ ） 48学时 学分数 3学分 理论讲授： 48 学时 实验（践）： 学时 上机： 学时 基本教材与主要参考资料： 《计算机组成原理》（第五版）白中英主编，科学出版社，2013.03。 《计算机组成与结构》（第五版）王爱英主编，清华大学出版社2013.01。 课程目标： 本课程旨在让学生熟悉运算器、存储器、控制器等部件的构成原理、功能和作用，以便更好地开发和利用硬件资源，提高计算机的利用效率。 课程的目的： 1、熟悉计算机组成结构、原理、功能、作用。 2、理解计算机硬件与软件之间的关系。 3、为计算机系统的学习和应用打下良好的基础。 教学重点及难点： 教学重点：运算器、存储器、控制器等部件的构成原理、功能和作用，及各部件之间协调工作。难点：运算器和控制器的功能、组成及工作原理 注：表中（ ）选项请打“√”。

2

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 1 课次 1 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 第1章 计算机系统概论 名 称 教学目的及要求： 目的：掌握计算机硬件系统和软件系统的组成与功能 了解计算机系统的五级层次结构 要求：从不同的角度理解并掌握计算机硬件系统结构 教学重点与难点： 重点：计算机硬件系统结构 难点：计算机系统层次结构 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 一、计算机硬件系统 如图1.1和图1.2所示 CPU主机内存硬件系统外存计算机系统外设I/O设备操作系统数据管理系统服务程序语言处理程序??RAMROM磁盘光盘U盘??运算器：算术运算和逻辑运算控制器：控制各部件协调工作存储器存储程序和数据输入设备：外设＝>CPU输出设备：CPU＝>外设软件系统系统软件应用软件高级语言解释程序高级语言编译程序汇编语言汇编程序连接程序调试程序图1.1 计算机系统

3

CPU主存MEMI/O接口适配器DMAC外设 图1.2 计算机各硬件之间的通路 二、计算机软件系统 如图1.1和图1.3所示 低级语言机器语言：0、1二进制代码构成的语言，执行速度快汇编语言：符号语言，经过汇编程序汇编，执行速度慢解释方式执行的高级语言编译方式执行的高级语言 解释程序高级语言源程序＝＝＝＝＝>结果 边解释边执行可移植性差计算机语言高级语言 编译程序 连接程序高级语言源程序＝＝＝＝>目标程序＝＝＝>可执行文件＝＝>结果 编译 连接 执行 图1.3 计算机语言 三、计算机系统层次结构 级别 第5级 第4级 第3级 第2级 第1级 讨论、练习、作业： 无 教学反思： 说明 高级语言级 汇编语言级 操作系统级 机器语言级 微程序级（硬件级） 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

4

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 1 课次 2 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 2.1 数据的表示 名 称 教学目的及要求： 目的：掌握数制及数制之间的转换方法 掌握带符号数的四种编码表示方法及其相互转换 要求：熟练进行数制转换、编码转换 教学重点与难点： 重点：原码、反码、补码、移码之间的相互转换 难点：带符号定点数的四种编码与真值之间的转换 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 一、数制及其转换方法 （一）数制 数制 十进制 二进制 八进制 基本数码 位系数Ki 0～9 0、1 0～7 基数 10 2 8 16 位权 10 2 8 16 iiii位值 Ki*10 Ki*2 Ki*8 Ki*16 iiii权展开式 i??m?k*10 iii??mn?1?k*2 iin?1i??m?k*8 iiiin?1十六进制 0～9、A～F i??m?k*16 n?1（二）数制之间的转换（等值、相互） 1.十进制与N进制之间的转换（N为2、8、16） 1）十进制<－N进制（按权相加法） 即将N进制数的权展开式写出来，然后用十进制的运算规则进行运算，最后相加得到的和，即为该N进制数转换到的等值十进制数。 2）十进制－>N进制 （1）整数部分（除基逆取余，商为零止） 用该十进制的整数部分，除以要转换到的进制的基数，除到商为零时停止，然后按逆序取每次得到的余数，即为该十进制数转换到的等值N进制数。 （2）小数部分（乘基顺取余，达精度止） 用该十进制的小数部分，乘以要转换到的进制的基数，乘到满足精度要求为止，然后按顺序取每次得到的整数，即为该十进制数转换到的等值N进

5

制数。 2.二进制与2m进制之间的转换（m为3、4） 1）二进制<－2m进制（m位变1位） 对二进制数以小数点为界，向左右两侧进行分组，每m位为1组，1组转换成1位2m进制的数。 m 2）二进制－>2进制（1位变m位） 用除基逆取余法，将1位2m进制的数转换成m位二进制数。 二、带符号定点数的编码表示及其相互转换 （一）定点数的概念（小数点位置固定的数，表示时可省略小数点） 1.定点整数：小数点位置固定在数值位的末尾 2.定点小数：小数点位置固定在数值位的前面 3.定点数表示方法 类别 符号位 数值位 说明 定点整数 Xn Xn-1 Xn-2 ??X1 X0 N位定点整数 定点小数 X0 X-1 X-2 ??X-(m-1) X-m M位定点小数 （二）带符号定点数的编码表示（适用于定点整数和定点小数） 1.带符号数的机器码 1）真值：带“＋、－”号的数 2）符号数值化：即用0和1表示“＋、－”号 3）用二进制数表示 4）有四种编码方式：原码、反码、补码、移码 2.原码（符号位连接绝对值的数值位|X|） [X]原=0|X|，X>0 [X]原=1|X|，X<0 定点字节整数原码表示数的范围如表2.2所示，范围为：－（28-1-1）～＋（28-1-1），则n位定点整数原码表示数的范围为：－（2n-1-1）～＋（2n-1-1），其中＋0和－0的原码是不相同的。 二进制数 原码范围 反码范围 补码范围 个数 0000 0000 ＋0 ＋0 ＋0 128个 ?? ?? ?? ?? 正数 0111 1111 ＋127 ＋127 ＋127 1000 0000 －0 －127 －128 128个 ?? ?? ?? ?? 负数 1111 1111 －127 －0 －1 3.反码（负数的反码为其原码数值位按位取反，符号位不变） [X]反=0|X|，X>0 [X]反=1|X|，X<0 定点字节整数反码表示数的范围如表2.2所示，范围为：－（28-1-1）～＋（28-1-1），则n位定点整数反码表示数的范围为：－（2n-1-1）～＋（2n-1-1），其中＋0和－0的反码是不相同的。 4.补码（负数的补码为其反码数值位末位加1，符号位不变） [X]补=0|X|，X>0 [X]补=1(|X|+1)，X<0 6

定点字节整数补码表示数的范围如表2.2所示，范围为：－28-1～＋（28-1-1），则n位定点整数补码表示数的范围为：－2n-1～＋（2n-1-1），其中＋0和－0的补码是相同的。 5.移码（也叫增码，移码为其补码符号位取反，数值位不变） [X]移=1|X|，X>0 [X]移=0(|X|+1)，X<0 移码只用来表示浮点数阶码，只进行加减运算。 （三）带符号定点数的编码之间的转换 1.正数的原码、反码和补码是一样的，符号位固定为0 2.负数的原码、反码和补码关系为： 1）符号位固定为1 2）负数的反码为其原码数值位按位取反，符号位不变 3）负数的补码为其反码数值位末位加1，符号位不变 4）负数的原码为其补码数值位末位减1再变反，或者补码数值位变反末位加1，符号位不变 3.移码和补码的关系为：移码为补码符号位取反，数值位不变 讨论、练习、作业： 62页第1、2题 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

7

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 2 课次 3 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 2.2 定点加法、减法运算 名 称 教学目的及要求： 目的：熟练掌握用补码定点加法、补码定点减法运算的方法 要求：熟练进行定点加法运算、定点减法运算 教学重点与难点： 重点：定点加法、减法运算 难点：定点加法、减法运算方法 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 一、定点加法运算 （一）补码加法 1.公式：[X]补＋[Y]补=[X＋Y]补（mod 2n+1） 2.例题：27页例11和例12题 （二）补码加法溢出检测方法 1.溢出的概念：超出所能表示数的范围 2.溢出检测方法 （1）双符号位法：也称变形补码法 两个加数X和Y分别用双符号位补码进行运算，00表示正数，11表示负数，若相加结果两符号位相同，则没有溢出，否则有溢出，10表示负溢，01表示正溢。 溢出标志V＝Sf1⊕Sf2 例题：29页例17和例18 （2）单符号法 两个加数X和Y分别用单符号位补码进行加法运算，0表示正数，1表示负数，若相加结果最高数值位进位标志C0和符号位进位标志Cf不一致，则有溢出，否则无溢出。 溢出标志V＝Cf⊕C0 （四）基本的二进制加法/减法器 1.一位全加器 Ci+1FAAiSiCiBi 2.n位串行（行波）进位加法器

8

CnFAAn-1Sn-1Cn-1Bn-1An-2Sn-2FABn-2Cn-2 ??A1FAS1 C1B1A0FAS0C0B0 二、定点减法运算 1.公式：[X－Y]补=[X]补＋[－Y]补 2.[－Y]补的求法：将[Y]补所有位（包括符号位）变反，末位加1。此过程叫做求补运算，不是求补码。 3.例题：28页例13和例14题 讨论、练习、作业： 62页第5、6题 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

9

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 3 课次 4 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 2.3 定点乘法（上） 名 称 教学目的及要求： 目的：熟练掌握用原码乘法运算的方法 要求：熟练进行定点乘法运算 教学重点与难点： 重点：定点乘法运算 难点：定点阵列乘法运算方法 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 定点原码并行乘法运算 1.不带符号的阵列乘法器 已知：被乘数[X]原=XfXm-1??X1X0，乘数[Y]原=YfYn-1??Y1Y0 则：乘积[Z]原=（Xf⊕Yf）（Xm-1??X1X0 ）*（Yn-1??Y1Y0） = ZfZm+n-1??Z1Z0 其中：Xf和Yf分别为被乘数与乘数的符号位；乘积数值位被乘数与乘数的数值位之和，即m+n位。 运算规则： 1）乘积的符号位为两数的符号位异或，即Zf=Xf⊕Yf 2）乘积的数值部分则是两个正数相乘之积 即Zm+n-1??Z1Z0=（Xm-1??X1X0 ）*（Yn-1??Y1Y0） 数值相乘的过程与手工乘法类似： Xm-1 Xm-2 ?? X1 X0 X） Yn-1 ?? Y1 Y0 Xm-1Y0 Xm-2Y0 ?? X1Y0 X0Y0 Xm-1Y1 Xm-2Y1 ?? X1Y1 X0Y1 ? ? ?? ? ＋） Xm-1Yn-1 Xm-2Yn-1 ?? X1Yn-1 X0Yn-1 Zm+n-1 ?? Z1 Z0 上述过程说明了与门电路产生被加数的过程及mXn乘法阵列实现被加数求和过程，实现电路如下图所示： 10

被乘数Xm-1 ? 乘数 Y0被加数产生部件X0Y0被加数求和部件X1X0Yn-1 ?Y1m×n个与门电路Xm-1Yn-1 ?X1Y0m×(n-1)个全加器阵列m×n阵列乘法器Zm+n-1乘积Z1Z0 例题：34页例19题 讨论、练习、作业： 62页第7题 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

11

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 3 课次 5 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 2.3 定点乘法（下） 名 称 教学目的及要求： 目的：熟练掌握用原码乘法运算的方法 要求：熟练进行定点乘法运算 教学重点与难点： 重点：定点乘法运算 难点：定点阵列乘法运算方法 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 定点原码并行乘法运算 2.带符号的阵列乘法器 已知：被乘数X=XmXm-1??X1X0，乘数Y=YnYn-1??Y1Y0 则：乘积Z=（Xn⊕Yn）（Xm-1??X1X0 ）*（Yn-1??Y1Y0） = Zm+nZm+n-1??Z1Z0 其中：Xm和Yn分别为被乘数与乘数的符号位，Zm+n为乘积的符号位；乘积数值位是被乘数与乘数的数值位之和，即m+n位。 运算规则： 1）算前求补：将两个操作数X和Y先变成正整数 2）不带符号的乘法阵列：对两个正整数相乘 3）算后求补：当两个输入操作数的符号不一致时，把运算结果变换成带符号的数 带符号的阵列乘法器（也称符号求补的阵列乘法器，或者称带求补级的阵列乘法器）如下图所示： 带求补级的阵列乘法器既适用于原码乘法，也适用于间接的补码乘法。 在原码乘法中，算前求补和算后求补都不需要，因为输入数据都是立即可用的。 在间接的补码阵列乘法却需要使用三个求补器，算前求补器将输入的两个乘数补码求出对应的绝对值，送入不带符号乘法阵列器中运算；算后求补器，将不带符号乘法阵列运算得到的值，转换为乘积的补码。 12

被乘数Xm-1 ?Xm 乘数 Y0YnX1X0Yn-1 ?Y1m位算前求补器Xm-1 ?n位算前求补器Y0X1X0Yn-1 ?Y1m×n不带符号的乘法阵列（核心部分）Xm异或门YnXm-1Yn-1 ?X1Y0X0Y0m×n位算后求补器Zm+nZm+n-1乘积Z1Z0例题：35页例20、21题 讨论、练习、作业： 62页第7题 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

13

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 4 课次 6 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 2.4 定点除法运算 名 称 教学目的及要求： 目的：熟练掌握定点除法运算的方法 要求：熟练进行定点除法运算 教学重点与难点： 重点：定点除法运算 难点：定点阵列除法运算方法 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 一、定点除法运算 （一）原码除法算法原理 运算规则：两个原码表示的数相除时，商的符号由两数的符号按位相加求得，商的数值部分由两数的数值部分相除求得。 设有n位定点小数(定点整数也同样适用)： 被除数[X]原=Xf.Xn-1??X1X0，除数[Y]原=Yf.Yn-1??Y1Y0 则：商[Q]原=（Xf⊕Yf）（0.Xn-1??X1X0 ）/（0.Yn-1??Y1Y0） = Qf.Qn-1??Q1Q0 其中：Xf和Yf分别为被除数与除数的符号位，商的符号Qf=Xf⊕Yf 原码除法手算的过程： 例：设被除数x=0.1001，除数y=0.1011，手算求x÷y。 0.1101 ?商q 0.1011 0.10010 x(r0) 被除数小于除数，商0 - 0.01011 2-1y 除数右移1位，减除数，商1 0.001110 r1 得余数r1 - 0.001011 2-2y 除数右移1位，减除数，商1 0.00001100 r2 得余数r2 - 0.00001011 2-4y 除数右移1位，减除数，商1 0.00000001 r4 得余数r4 得x÷y的商q=0.1101，余数为r=0.00000001 在计算机中，小数点是固定的，不能简单地采用手算的办法。为便于机器操作，使“除数右移”和“右移上商”的操作统一起来。机器除法运算的特点：先减，后判断。 （二）定点原码并行除法器 1.可控加法/减法（CAS）单元 有四个输出端和四上输出端。当输入线P=0是，CAS做加法运算；当P=1时，CAS做减

14

法运算。Bi除数右移。 YiXiPPCi+1FACiYi 2.不恢复余数的阵列除法器（也称加减交替法阵列除法器） 不恢复余数法的除法阵列由一组可控加法/减法(CAS)单元的阵列来构成。在不恢复余数的除法阵列中，每一行所执行的操作究竟是加法还是减法，取决于前一行输出的符号与被除数的符号是否一致。当出现不够减时，部分余数相对于被除数来说要改变符号。这时产生一个商位“0”，除数首先沿对角线右移，然后加到下一行的部分余数上。当部分余数不改变它的符号时，即产生一个商位“1”，下一行的操作应该是减法。 在不恢复余数的除法阵列中，完成定点数除法数值运算过程如下： （1）初始操作是被除数X减除数Y，即[X]补＋[－Y]补 （2）若余数为负，则商上0，除数右移一位，下一步做加法； （3）若余数为正，则商上1，除数右移一位，下一步做减法； （4）循环n+1次 例题：已知x=0.101001， y=0.111， 求x÷y 解： [|y|]补＝0.111 [-|y|]补＝1.001 [|x|]补＝0.101001 0.101001 +[-|y|]补 1.001 1.110001 r0<0， 商0 +[|y|]补 0.0111 0.001101 r1>0， 商1 +[-|y|]补 1.11001 1.111111 r2<0，商0 +[|y|]补 0.000111 0.000110 r3>0， 商1 QS=XS⊕YS=0⊕0=0 RS=XS=0 所以，商q=0.101， 余数r=0.000110 讨论、练习、作业： Fi63页第8题 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

15

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 5 课次 7 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 2.5 定点运算器的组成 名 称 教学目的及要求： 目的：了解定点运算器的组成 要求：了解定点运算器的组成 教学重点与难点： 重点：了解定点运算器的组成 难点：了解定点运算器的组成 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 基本组成包括： 1）算术逻辑运算单元ALU：核心部件 2）暂存器：用来存放参与计算的数据及运算结果，它只对硬件设计者可见，即只被控制器硬件逻辑控制或微程序所访问。 3）通用寄存器堆：用于存放程序中用到的数据，它可以被软件设计者访问。 4）内部总线：用于连接各个部件的信息通道。 （一）逻辑运算（没有进位） 所谓逻辑数，是指不带符号的二进制数，是非数值型数据，表示的是计算机所要处理的一些状态信息。利用逻辑运算可以进行两个数的比较，或者从某个数中选取某几位等操作。计算机中的逻辑运算，主要是指逻辑非、逻辑加、逻辑乘、逻辑异四种基本运算。 （二）多功能算术/逻辑运算单元（ALU） 本节我们介绍的多功能算术/逻辑运算单元(ALU)不仅具有多种算术运算和逻辑运算的功能，而且具有先行进位逻辑，从而能实现高速运算。它的逻辑功能图如下图所示： Cn+1S3S2S1S0B3B2B1B074LS181MF3F2F1F0CnA3A2A1A074181是一个四位的ALU，它有两种工作方式。对正逻辑操作数来说，算术运算称高电平操作，逻辑运算称正逻辑操作(即高电平为“1”)。对于负逻辑操作数来说，正好相反。

16

由于S0～S3有16种状态组合，因此，ALU有16种算术运算和16种逻辑运算功能。控制端Ｍ用于控制ALU是进行算术运算还是逻辑运算。当Ｍ＝0时，进行算术运算。当Ｍ＝1时，进行逻辑运算。 （三）内部总线 总线是计算机内各部件之间传送信息的公用的一组连线。 根据总线所在位置，总线分为内部总线和外部总线两类。内部总线是指CPU内各部件的连线，而外部总线是指系统总线，即CPU与存储器、I/O系统之间的连线。 按总线的逻辑结构来说，总线可分为单向传送总线和双向传送总线。所谓单向总线，就是信息只能向一个方向传送。所谓双向总线，就是信息可以分两个方向传送，既可以发送数据，也可以接收数据。 （四）定点运算器的基本结构 运算器包括ALU、阵列乘/除法器、寄存器组、多路开关、三态缓冲器、数据总线等逻辑部件。 运算器的设计，主要是围绕ALU和寄存器组与数据总线之间如何传送操作数和运算结果的。计算机的运算器有如下三种结构形式。 1.单总线结构的定点运算器 运算控制信号ALUC_OPIB→RiLAIB→LALBIB→LBIBGRRi→IB 在单总线结构中，输入数据和输出操作结果需要三次串行的选通操作。控制电路比较简单。 2.双总线结构的定点运算器 IB1LC→IB1Ri→IB1LCALURi→IB2ALU→LCC_OP运算控制信号GRIB1→RiIB2 在双总线结构中，操作的控制要分两步完成:（1）在ALU的两个输入端输入操作数，形成结果并送入缓冲寄存器;（2）把结果送入目的寄存器。 3.三总线结构的定点运算器 17

IB3总线旁IB2→IB3路器运算控制信号ALUC_OPRi→IB2GRIB3→RiRi→IB1IB2IB1 在三总线结构中，ALU的两个输入端分别由两条总线供给，而ALU的输出则与第三条总线相连。这样，算术逻辑操作就可以在一步的控制之内完成。另外，设置了一个总线旁路器。如果一个操作数不需要修改，而直接从总线2传送到总线3，那么可以通过控制总线旁路器把数据传出。操作时间快。 讨论、练习、作业： 63页第8题 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

18

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 5 课次 8 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 2.6 浮点运算方法（上） 名 称 教学目的及要求： 目的：掌握浮点数的加减法运算 要求：熟练浮点数的加减法运算 教学重点与难点： 重点：浮点数的加减法运算 难点：浮点数的加减法运算 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 一、浮点数加法、减法运算 设有两个浮点数ｘ和ｙ，它们分别为ｘ＝2ｘ·Mｘ和ｙ＝2ｙ·Mｙ 其中：Eｘ和Eｙ分别为数ｘ和ｙ的阶码 Mｘ和Mｙ分别为数ｘ和ｙ的尾数。 （一）运算规则 1.当Ex=Ey=E时，x±y=2X(Mx ± My) 2.当EX≠EY时，先对阶，使X和Y的阶码相同，然后按照上式计算。 （二）浮点数加、减法运算步骤 1.对阶(小阶向大阶看齐) 先求阶差 △E=EX－EY ①若△E=0，则不必对阶 ②若△E＞0，则EX ＞ EY，阶码向EX 看齐，MY右移△E位 ③若△E＜0，则EX＜ EY，阶码向EY 看齐，MX右移△E位 2.尾数相加减 [Mx±My]补=[Mx]补＋[±My]补 3.结果规格化 因为尾数用补码表示，所以将尾数变为0.1?或1.0?的形式 ? 1）右规格化：尾数结果为10. ?或01. ?时进行 处理方法：将尾数右移1位，并且阶码加1。 ? 2）左规格化：尾数结果为0.0?或1.1?时进行 处理方法：尾数每左移1位，阶码减1，重复直到结果尾数为0.1?或1.0?为止。 4.舍入处理（“0舍1入”法） ? 如果右移时被丢掉数位的最高位为0则舍去，为1则将尾数的末位加“1”。

19

EEE5.判断溢出 浮点数的溢出通常是以其阶码的溢出表现出来的。在规格化和舍入时都可能发生溢出，若阶码正常，加/减运算正常结束。若阶码下溢，则置运算结果为机器零，若上溢，则置溢出标志。 讨论、练习、作业： 63页第9题 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

20

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 6 课次 9 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 2.6 浮点运算方法（下） 名 称 教学目的及要求： 目的：掌握浮点数的乘除法运算 要求：熟练浮点数的乘除法运算 教学重点与难点： 重点：浮点数的乘除法运算 难点：浮点数的乘除法运算，移码加减运算及溢出判断 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 二、浮点数的乘、除法运算 （一）运算规则 设有两个浮点数ｘ和ｙ：ｘ＝2ｘ·Mｘ 和ｙ＝2ｙ·Mｙ 浮点乘法运算的规则是：ｘ×ｙ＝2(Eｘ＋Eｙ)EEEE·(Mｘ×Mｙ) 浮点除法运算的规则是：ｘ÷ｙ＝2(ｘ－ｙ)·(Mｘ÷Mｙ) （二）乘、除法运算步骤 1.阶码加/减操作 移码加、减法运算的公式为： [ｘ＋ｙ]移＝[ｘ]移＋[＋ｙ]补 双符号位的阶码加法器：规定移码的最高符号位恒用0参加加减运算。 2.尾数乘/除操作 3.结果规格化 4.舍入处理 5.判断溢出 溢出条件是阶码结果的最高符号位为1。此时，当低位符号位为0时，表明结果上溢，为1时，表明结果下溢。当最高符号位为0时，表明没有溢出。此时，当低位符号位为1，表明结果为正；为0时，表明结果为负。 讨论、练习、作业： 63页第9、10题 教学反思： 21

能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

22

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 7 课次 10 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 3.1 存储器概述 名 称 教学目的及要求： 目的：掌握存储器的分类、分级、技术指标 要求：掌握存储器的分类、分级、技术指标 教学重点与难点： 重点：存储器的分类、分级、技术指标 难点：掌握存储器的分类、分级、技术指标 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 一、存储器分类 存储器中最小的存储单位可存储一个二进制代码。由若干个存储元组成一个存储单元，再由许多存储单元组成一个存储器。 1.按存储介质分 半导体存储器：用半导体器件组成的存储器。 磁表面存储器：用磁性材料做成的存储器。 2.按存储方式分 随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。 顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。 3.按存储器的读写功能分 只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。 随机读写存储器(RAM)：既能读出又能写入的半导体存储器。 4.按信息的可保存性分 非永久记忆的存储器：断电后信息即消失的存储器。 永久记忆性存储器：断电后仍能保存信息的存储器。 5.按在计算机系统中的作用分 根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。 二、存储器的分级结构 为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外（辅助）存储器构成的多级（三级）存储体系结构。 CPU能够直接访问的存储器称为内存储器（内存）。

23

CPU不能直接访问外存储器，外存储器上的信息必须调入内存后才能由CPU处理。 高速缓冲存储器（Cache）：是CPU与主存储器间的一个高速小容量的半导体存储器。通过Cache可以使CPU高速存取主存储器中的指令和数据。 特点：存取速度快，但存储容量小。 主存储器（主存）：存放计算机运行期间的大量程序和数据。 特点：存取速度较快，存储容量不大。 外存储器（辅助存储器）：外存存放系统程序和大型数据文件及数据库。 特点：存储容量大，成本低，速度慢。 在多级存储器管理系统中，各级存储器承担不同的职能：Cache提速；外存提供大容量；主存提供运行程序和数据的存储。 三、存储器基本概念及技术指标 1.基本概念 记忆元件（存储介质）：组成存储器的物理器件 位：一位二进制 存储单元：若干存储位构成的存储单元 字节单元：8位二进制构成的存储单元 字（存储）单元：存放一个字的存储单元 存储体：许多存储单元构成的集合 地址：存储单元的编号，用于识别不同单元 字节地址：每个单元存放一个字节时，则相应地址为字节地址 字地址：每个单元存放一个机器字时，则相应地址为字地址 2.技术指标 存储容量：存储器具有的存储单元总的数量。 一般可通过地址的位数反映出单元数的多少，与每个单元存取信息量的二进制位数的乘积，它反应了存储器存储信息的能力。其单位通常为：KB，MB，GB，TB。 1K＝210＝1024 1M＝220 1G＝230 1K单元有10位地址， 1Ｍ单元有20位地址, 1G单元有30位地址。 存取时间：启动到完成一次存储器操作所经历的时间。分为读出时间和写入时间。 存储周期：连续启动两次读（写）操作所需间隔的最小时间。通常存储周期略大于存取时间。 存储器带宽：单位时间里存储器所存取的信息量，(单位为MB/s,每秒多少兆字节)，反应了存储器的整体速度。 讨论、练习、作业： 111页第1、2、4（1）题 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

24

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 7 课次 11 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 3.2 SRAM存储器 名 称 教学目的及要求： 目的：掌握存储器的分类、分级、技术指标、RAM的种类及扩展 要求：熟练进行RAM容量扩展 教学重点与难点： 重点：存储器的分类、分级、技术指标、RAM的种类及扩展 难点：进行RAM容量扩展 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 目前广泛采用的半导体存储器是ＭＯＳ半导体存储器。根据存储信息的原理不同，分为静态ＭＯＳ存储器（ＳＲＡＭ）和动态ＭＯＳ存储器（ＤＲＡＭ）。 一、基本的静态存储元阵列 所有的SRAM是用一个锁存器(触发器)作为存储位元。 SRAM包含三组信号： 地址线：选择单元，确定容量(单元数) 数据线：单元的位数 控制线：读写控制 二、基本SRAM存储器逻辑结构 由存储体(阵列)、地址译码器、IO电路和控制电路组成 1.地址译码器：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。 地址译码有两种方式： 1）单译码（单方向译码）：只有一个译码器，译码输出选择一个存储字。 N位地址，译码输出2N个状态，对应2N个单元 2）双译码：采用X、Y两个方向译码器进行译码。 采用双向译码方式可以减少译码输出选择线的条数。 2.存储体：存储单元的集合 存储阵列由256行*128列*8位的三维结构。行和列的交叉位置为一个存储单元。通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。 3.I/O电路：处于数据总线和被选用的单元之间，控制被选中的单元读出或写入，放大信息。 4.片选: 在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。 三、读/写周期 读周期时间：从地址有效开始到从数据线读出数据的时间。

25

写周期时间：从地址有效到数据写入存储器的时间。 存取周期：将读周期和写周期取为相同，并称之为存取周期。 讨论、练习、作业： 111页第1、2、4（1）题 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

26

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 8 课次 12 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 3.3 DRAM存储器 名 称 教学目的及要求： 目的：掌握存储器的分类、分级、技术指标、RAM的种类及扩展 要求：熟练进行RAM容量扩展 教学重点与难点： 重点：存储器的分类、分级、技术指标、RAM的种类及扩展 难点：进行RAM容量扩展 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 一、DRAM存储位元的记忆原理 动态MOS随机读写存储器DRAM的存储容量很大，通常用作计算机的主存储器。 DRAM存储器的存储元是由一个MOS晶体管和电容组成的记忆电路。其中的MOS管作为开关使用，而存储的信息是由电容器上的电荷来体现：充满电荷看作1，放完电荷看作0。 二、DRAM芯片的逻辑结构 DRAM与SRAM的不同点： 地址线采用了重用，地址分为行地址和列地址，分时输入。RAS为行地址选通，CAS为列地址选通。减少芯片地址的引线。 增加了刷新计数器和刷新控制电路。动态存储器的存储元需要定期刷新（充电），否则信息会随电容漏电而丢失。DRAM的刷新是通过按行读方式进行的。 三、DRAM的读/写周期和刷新周期 注意动态存储器的读写过程中地址是分为行地址和列地址两次输入的。 刷新：定期对动态RAM的所有单元进行充电的过程。动态存储器是通过读行的方式进行刷新的。 刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的时间间隔称为刷新周期。 刷新周期通常为8ms到16ms。 刷新操作可采用集中式刷新或分散式刷新两种方式： 1.集中式刷新：在一个刷新间隔内安排集中的一段时间对存储器进行刷新。 死时间：在集中刷新的一段时间内不能对存储器进行存取操作，这段时间称为死时间 2.分散式刷新：将每一行的刷新插入到正常的读写周期之中。 四、存储器容量的扩充 1.字长位数的扩展 当芯片字长的位数比实际要求的存储器字长位数较短时，需要用多片芯片扩展字长位数。

27

连接时，芯片的地址线和控制线公用，而数据线分开对应连接。 2.字存储容量扩展 当给定的芯片的存储容量比实际要求的存储器单元数少时（字数少），需要用多片芯片来扩展字数（单元数）。 连接时，芯片的数据线和地址线公用，地址总线的高位段通过译码产生的译码信号来选通芯片的使能端，从而选择相应的芯片。 讨论、练习、作业： 111页第1、2、4（1）题 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

28

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 9 课次 13 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 3.4 只读存储器和闪速存储器 名 称 教学目的及要求： 目的：了解只读存储器和闪速存储器 要求：了解只读存储器和闪速存储器 教学重点与难点： 重点：只读存储器和闪速存储器 难点：只读存储器和闪速存储器 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 一、只读存储器ROM 掩膜式只读存储器：数据在芯片制造过程中写入。 PROM：一次可编程只读存储器。 EPROM：光擦除可编程ROM，通过紫外线擦除。 EEPROM：电擦除编程ROM，可通过电擦除。 二、闪速存储器(Flash Memory) 1.闪速存储器及其特点 闪速存储器是一种高密度、非易失性的读/写半导体存储器。由于其体积小、速度快，广泛用于各种数码设备中(数码相机、MP3、U盘、手提电脑等)。 闪速存储器的特点： 固有的非易失性：断电后信息不会丢失。 廉价的高密度：相同容量的闪速存储器和DRAM相比，其位成本相近。 可执行性：闪速存储器可以直接与CPU相连，大大提高程序和文件的访问速度。 固态性：闪速存储器是一种低功耗、高密度且无机电装置的半导体器件，特别适合便携式系统应用。 2、闪速存储器的基本操作 编程操作：编程操作就是对闪存的写操作。 读取操作：从闪存读出数据。 擦除操作：将闪存全部变为1。 讨论、练习、作业： 无

29

教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

30

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 9 课次 14 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 3.5 并行存储器 名 称 教学目的及要求： 目的：了解并行存储器、cache存储器 要求：了解并行存储器、cache存储器 教学重点与难点： 重点：只读并行存储器、cache存储器 难点：并行存储器和cache存储器 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 存储器访问速度成为限制计算机高速处理的主要问题。除了主存可以采用更高速技术缩短读出时间或加长存储器的字长。还可以采用并行操作的双端口存储器和多体交叉存储器。 一、双端口存储器 双端口存储器是指同一个存储器具有两组相互独立的读写控制线路，可以并行的进行读写操作，是一种高速工作的存储器。 由于采用了两个相互独立的端口，分别具有各自的地址线、数据线和控制线，因而可以对存储器中任何位置上的数据进行独立的存取操作。 二、多模块交叉存储器 1.存储器的模块化组织 一个由若干个模块组成的主存储器是线性编址的。这些地址在各模块有两种安排方式： 1）顺序方式：在多模块的存储器中，访问地址按顺序分配给一个模块后，接着又按顺序分配给下一个模块。连续地址是分配在一个模块内的。 此时当某个模块进行存取时，其他模块不工作，某一模块出现故障时，其他模块可以照常工作，通过增添模块来扩充存储器容量比较方便。但各模块串行工作，存储器的带宽受到了限制。 2）交叉方式：地址码的低位字段经过译码选择不同的模块,而高位字段指向相应模块内的存储字。连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。 采用交叉方式编址时，对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。 2.多模块交叉存储器的基本结构 如88页图3.27为四模块交叉存储器结构框图。 主存被分成四个相互独立、大小相等的模块。每个模块都有自己的读写控制电路、地址寄存器和数据寄存器，各个以等同的方式与CPU交换信息。

31

当进行连续数据访问时，CPU同时访问四个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。这是一种流水线并行存储器结构。 讨论、练习、作业： 无 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

32

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 10 课次 15 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 4.1指令系统与性能要求 名 称 教学目的及要求： 目的：了解指令系统的发展与性能要求、指令格式 要求：了解指令系统的发展与性能要求、指令格式 教学重点与难点： 重点：指令系统的发展与性能要求、指令格式 难点：指令格式 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 计算机的操作和控制是由计算机的指令完成的。在计算机中有两种信息流，一种是数据流，它是处理的对象；一种是控制流，由它来对控制对数据信息的处理。 一、指令系统 1.指令 计算机的程序是由一系列的指令组成的，指令就是要计算机执行某种操作的命令。 2.指令分类 从计算机组成的层次结构来说，计算机的指令有微指令、机器指令和宏指令之分。 1）微指令：微程序级的命令，它属于硬件； 2）宏指令：由若干条机器指令组成的软件指令，它属于软件； 3）机器指令：介于微指令与宏指令之间，每条指令可完成一个独立的算术运算或逻辑运算。是CPU唯一能接收的命令。 指令系统：一台计算机中所有机器指令的集合，它是表征一台计算机性能的重要因素，其格式与功能不仅直接影响到机器的硬件结构，也直接影响到系统软件，影响到机器的适用范围。 二、指令系统的性能要求 指令系统的性能决定了计算机的基本功能，它的设计直接关系到计算机的硬件结构和用户的需要。 一个完善的指令系统应满足如下要求： 1.完备性 用汇编语言编写各种程序时，指令系统直接提供的指令足够使用，而不必用软件来实现。 完备性要求指令系统丰富、功能齐全、使用方便。 2.有效性 利用该指令系统所编写的程序能够高效率的运行。 高效率主要表现在程序占据存储空间小、执行速度快。一般来说，一个功能更强、更完

33

善的指令系统，必定有更好的有效性。 3.规整性 规整性包括指令系统的对称性、匀齐性、指令格式和数据格式的一致性。 1）对称性 指在指令系统中所有的寄存器和存储器单元都可同等对待，所有的指令都可使用各种寻址方式； 2）匀齐性 是指一种操作性质的指令可以支持各种数据类型； 3）指令格式和数据格式的一致性 是指指令长度和数据长度有一定的关系，以方便处理和存取。 4.兼容性 系列机各机种之间具有相同的基本结构和共同的基本指令集，因而指令系统是兼容的，即各机种上基本软件可以通用。但由于不同机种推出的时间不同，在结构和性能上有差异，做到所有软件都完全兼容是不可能的，只能做到“向上兼容”，即低档机上运行的软件可以在高档机上运行。 三、低级语言与硬件结构的关系 计算机语言具有高级语言和低级语言之分。 高级语言如C等，其语句和用法与具体机器的指令系统无关。 低级语言分机器语言（二进制语言）和汇编语言（符号语言），这两种语言都是面向机器的语言，和具体机器的指令系统密切相关。机器语言用指令代码编写程序，而符号语言用指令助记符来编写程序。 计算机能够直接识别和执行的唯一语言是二进制语言，但人们采用符号语言或高级语言编写程序。为此，必须借助汇编程序或编译程序，把符号语言或高级语言翻译成二进制码组成的机器语言。 汇编语言依赖于计算机的硬件结构和指令系统。不同的机器有不同的指令，所以用汇编语言编写的程序不能在其他类型的机器上运行。 讨论、练习、作业： 137页1、2 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

34

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 11 课次 16 课时 2 √理论课 □讨论课 □实验课 课型 □习题课 □其他 章 节 4.2指令格式 名 称 教学目的及要求： 目的：了解指令格式 要求：了解指令格式 教学重点与难点： 重点：指令指令格式 难点：指令格式 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 机器指令是用机器字表示的。 指令字（简称指令）：表示一条指令的机器字。 指令格式：是指令字用二进制代码表示的结构形式，由操作码字段和地址码字段组成。 操作码字段表征指令的操作特性与功能；地址码字段通常指定参与操作的操作数的地址。 一、操作码 指令系统的每一条指令都有一个操作码，它表示该指令应进行什么性质的操作。 不同的指令用操作码字段的不同编码来表示，每一种编码代表一种指令。 组成操作码字段的位数一般取决于计算机指令系统的规模。指令系统包含的指令越多，其操作码的位数越多。 1.定长指令 指令系统的所有指令的操作码和地址码的长度固定不变。 2.变长指令 指令系统中不同指令可以有不同的长度，称为变长指令系统。 二、地址码 根据一条指令中有几个操作数地址，可将该指令称为几操作数指令或几地址指令。 一般的操作数有被操作数、操作数及操作结果这三种数，因而就形成了三地址指令格式。在此基础上，后来又发展成二地址格式、一地址格式和零地址格式。 1.零地址指令 零地址指令的指令字中只有操作码，而没有地址码。 2.一地址指令 一地址指令常称为单操作数指令。通常这种指令以运算器中累加寄存器AC中的数据为被操作数，指令字的地址码字段所指明的数为操作数，操作结果又放回累加寄存器AC中。 (AC) OP (A) -> AC

35

其中OP表示操作性质；（AC）表示累加寄存器AC中的数；（A）表示内存中地址为A的存储单元中的数或运算器中地址为A的通用寄存器中的数；→表示把操作结果传送到指定的地方。 3.二地址指令 二地址指令常称为双操作数指令，它的两个地址码字段分别指明参与操作的两个数在内存中或运算器中通用寄存器的地址，A1作存放操作结果的地址。 (A1) OP (A2) -> A1 二地址指令格式中，从操作数的物理位置来说，又可归结为三种类型： 1）存储器-存储器（SS）型指令 操作时都是涉及内存单元，参与操作的数都放在内存里，从内存某单元中取操作数，操作结果存放至内存另一单元中，因此机器执行这种指令需要多次访问内存。 2）寄存器-寄存器（RR）型指令 需要多个通用寄存器或个别专用寄存器，从寄存器中取操作数，把操作结果放到另一寄存器。机器执行寄存器-寄存器型指令的速度很快，因为执行这类指令，不需要访问内存。 3）寄存器-存储器（RS）型指令 执行此类指令时，既要访问内存单元，又要访问寄存器。 4.三地址指令 三地址指令字中有三个操作数地址。 (A1) OP (A2) -> A3 A1为被操作数地址，也称源操作数地址； A2为操作数地址，也称终点操作数地址； A3为存放结果的地址。A1,A2,A3可以是内存中的单元地址，也可以是运算器中通用寄存器的地址。 三、指令字长度 指令字长度：一个指令字中包含二进制代码的位数。 机器字长：计算机能直接处理的二进制数据的位数，它决定了计算机的运算精度。 单字长指令：指令字长等于机器字长度的指令。 半字长指令：指令字长等于半个机器字长度的指令。 双字长指令：指令字长等于两个机器字长度的指令。 多字长指令：指令字长等于几个机器字长度的指令。 使用多字长指令，目的在于提供足够的地址位来解决访问内存任何单元的寻址问题。其主要缺点是必须两次或多次访问内存才能取出一整条指令，降低了CPU的运算速度，又占用了更多的存储空间。 等长指令字结构:各种指令字长度是相等的。这种指令字结构简单，且指令字长度不变。 变长指令字结构:各种指令字长度随指令功能而异。结构灵活，能充分利用指令长度，但指令的控制较复杂。 四、指令助记符 由于硬件只能识别1和0，所以采用二进制操作码是必要的，但是我们用二进制来书写程序却非常麻烦。 为了便于书写和阅读程序，每条指令通常用3个或4个英文缩写字母来表示。这种缩写码叫做指令助记符。 由于指令助记符提示了每条指令的意义，因此比较容易记忆，书写起来比较方便，阅读程序容易理解。 在不同的计算机中，指令助记符的规定是不一样的。因此，指令助记符还必须转换成与它们相对应的二进制码。这种转换借助汇编程序可以自动完成。

36

讨论、练习、作业： 137页1、2 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

37

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 11 课次 17 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 4.3 操作数类型 名 称 4.4 指令和数据的寻址方式（上） 教学目的及要求： 目的：掌握操作数类型、指令和数据的寻址方式 要求：熟练掌握操作数类型、指令和数据的寻址方式 教学重点与难点： 重点：操作数类型、指令和数据的寻址方式 难点：指令和数据的寻址方式 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 第三节 操作数类型 一、计算机内部处理的数据类型分为四类 1.地址型数据：数据地址 2.数值型数据：定点、浮点、十进制数等 3.字符型数据：字符串 4.逻辑型数据：位 二、按所在位置，操作数分为四类 1.立即数：在指令中的操作数 2.寄存器操作数：在寄存中的操作数 3.存储器操作数：在内存单元中的操作数 4.外设操作数：通过外设端口输入输出的操作数 第四节 指令和数据的寻址方式（上） 计算机中的指令和数据都是存放在存储器中的，对指令和数据的访问都是通过存储单元的地址编码进行的。 寻址方式：形成指令或数据地址的方式称为寻址方式。 寻址方式分为两类，既指令寻址方式和数据寻址方式。 一、指令寻址方式 1.指令的顺序寻址 计算机中程序是由指令序列构成的，大多数指令是顺序存放在存储器中的。当执行一段程序时，通常是一条指令接一条指令的顺序执行。这种程序顺序执行的过程，我们称为指令的顺序寻址方式。 为实现指令的顺序寻址，计算机中使用程序计数器PC（又称指令指针寄存器IP）来计数指令的顺序号，并通过自动增量方式实现顺序寻址。 2.指令的跳跃寻址

38

当程序转移执行时，指令的寻址就采取跳跃寻址方式。跳跃，是指下条指令的地址码不是由程序计数器给出，而是由本条指令给出。程序跳跃后，按新的指令地址开始顺序执行。 当程序中出现转移、子程序调用、子程序返回、中断等指令时，会产生跳跃。跳跃是通过直接对程序计数器的内容进行设置而实现的。 3.相对寻址方式 把程序计数器PC的内容加上指令格式中的形式地址D而形成操作数的有效地址。 其中形式地址D通常称为偏移量，其值可正可负，相对于当前指令地址进行浮动。 由于程序计数器的内容就是当前指令的地址。“相对”寻址，就是相对于当前的指令地址而言。 讨论、练习、作业： 137页3～5、7、12 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

39

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 12 课次 18 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 4.4 指令和数据的寻址方式（下） 名 称 教学目的及要求： 目的：掌握数据的寻址方式 要求：熟练数据的寻址方式 教学重点与难点： 重点：数据的寻址方式 难点：数据的寻址方式 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 第四节 指令和数据的寻址方式（下） 二、操作数寻址方式 形成操作数的有效地址的方法，称为操作数的寻址方式。 通常，在指令中操作数地址由X，R，D等字段组成。X表示寻址方式、R表示使用的寄存器号、D为形式地址。 指令中操作数字段的地址码是由形式地址和寻址方式特征位等组合形成。寻址过程就是把操作数的形式地址，变换为操作数的有效地址的过程。 1.隐含寻址 在指令中不明显的给出而是隐含着操作数的地址。 2.立即寻址 指令的地址字段指出的不是操作数的地址，而是操作数本身。 3.寄存器寻址方式 当操作数不放在内存中，而是放在CPU的通用寄存器中时，可采用寄存器寻址方式。此时指令中给出的操作数地址不是内存的地址单元号，而是通用寄存器的编号。 4.存储器寻址 操作数在内存中，根据操作数所在内存有效地址EA的计算方式不同，又将存储器寻址分为： 1）直接寻址 在指令格式的地址字段中直接指出操作数在内存的地址，即EA=D。 2）间接寻址 间接寻址分为： （1）存储器间接寻址：指令地址字段中的形式地址D是操作数地址的指示器，D单元的内容是操作数的有效地址EA。 （2）寄存器间接寻址：指令地址字段中的寄存器是操作数地址的指示器，寄存器的内容

40

是操作数的有效地址EA。根据作为地址寄存器的种类不同，又将寄存器间接寻址分为： ①基址寻址：EA=基址寄存器的内容 ②变址寻址：EA=变址寄存器的内容 3）相对基址寻址方式 将CPU中基址寄存器的内容加上指令格式中的形式地址D而形成操作数所在内存单元的有效地址，即EA=基址寄存器的内容+D。 4）相对变址寻址方式 把CPU中某个变址寄存器的内容与偏移量D相加来形成操作数所在内存单元的有效地址，即EA=变址寄存器的内容+D。 5）基址加变址寻址方式 把CPU中基址寄存器的内容加上某个变址寄存器的内容形成操作数所在内存单元的有效地址，即EA=基址寄存器的内容+变址寄存器的内容。 6）相对基址加变址寻址方式 把CPU中基址寄存器的内容加上某个变址寄存器的内容，再加上偏移量D形成操作数所在内存单元的有效地址，即EA=基址寄存器的内容+变址寄存器的内容+D。 5.块寻址方式 经常用在输入输出指令中，以实现外存储器或外围设备同内存之间的数据块传送。 块寻址方式在内存中还可用于数据块搬家。块寻址时，通常在指令中指出数据块的起始地址（首地址）和数据块的长度（字数或字节数）。 6.段寻址方式 微机中采用了段寻址方式，在寻址一个内存具体单元时，由一个基地址再加上某些寄存器提供的16位偏移量来形成实际的20位物理地址。这个基地址就是CPU中的段寄存器。 讨论、练习、作业： 137页3～5、7、12 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

41

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 13 课次 19 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 4.5 典型指令及本章习题讲解 名 称 教学目的及要求： 目的：掌握指令的分类及各指令的功能 要求：熟练掌握指令的分类及各指令的功能 教学重点与难点： 重点：指令的分类 难点：指令的功能 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 一、指令的分类 一个完善的指令系统应该包括：数据传送类指令、算术运算类指令、程序控制类指令、输入输出类指令、字符串类指令、系统控制类指令。 1.数据传送指令 包括取数指令、存数指令、传送指令、成组传送指令、字节交换指令、清累加器指令、堆栈操作指令等。这类指令主要用来实现主存和寄存器之间，或寄存器和寄存器之间的数据传送。 2.算术运算指令 包括二进制定点加、减、乘、除指令，浮点加、减、乘、除指令，求反、求补指令，算术移位指令，算术比较指令，十进制加、减运算指令等。这类指令主要用于定点或浮点的算术运算。 3.逻辑运算及移位指令 包括逻辑加、逻辑乘、按位加、逻辑移位等指令，主要用于无符号数的位操作、代码的转换、判断及运算。移位指令用来对寄存器的内容实现左移、右移或循环移位。 4.程序控制指令（也称转移指令） 条件转移指令、无条件转移指令、转子程序指令、返回主程序指令、中断返回指令等。转移指令的转移地址一般采用直接寻址和相对寻址方式来确定。 5.输入输出指令 用来启动外部设备，检查测试外部设备的工作状态，并实现外部设备和CPU之间之间的信息传送。 6.字符串处理指令 是一种非数值处理指令，一般包括字符串传送、字符串比较、字符串替换等。 7.特权指令 指具有特殊权限的指令。只用于操作系统或其他系统软件，一般不直接提供给用户使用。

42

在多用户、多任务的计算机系统中特权指令必不可少。它主要用于系统资源的分配和管理。 8.其他指令 除以上各类指令外，还有状态寄存器置位、复位指令、测试指令、暂停指令，空操作指令，以及其他系统控制用的特殊指令。 二、CISC和RISC 1.复杂指令系统计算机(CISC) CISC的指令系统通常有二、三百条指令。为便于高级语言编程和复杂功能实现，在CISC的指令系统中通常还包含了一些功能非常复杂和强大的指令。 但是通过对复杂指令系统计算机(CISC)的测试表明，最常使用的一些最简单最基本的指令，只占指令总数的2%，并且这些指令在程序中出现的频率达到80%以上。 2.精简指令系统计算机(RISC) 由于复杂指令实现使计算机硬件实现更加复杂，而使用的机会又很少，因此，人们提出了精简指令系统计算机(RISC)。 精简指令系统计算机(RISC)的最大特点是： 1）选取使用频率最高的一些简单指令，减少指令系统的指令条数。(简化，高效) 2）指令长度固定，指令格式种类少，寻址方式种类少。(简化指令分析) 3）只有取数/存数指令访问存储器。其余的指令的操作都在寄存器间进行。(提高处理效率) 4）使用很多内部寄存器。 三、习题讲解 讨论、练习、作业： 无 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

43

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 13 课次 20 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 5.1 CPU的功能和组成 名 称 教学目的及要求： 目的：掌握CPU的功能和组成 要求：掌握CPU的功能和组成 教学重点与难点： 重点：CPU的功能和组成 难点：CPU的功能和组成 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 一、CPU的功能 当用计算机解决某个问题时，我们首先必须为它编写程序。 程序是一个指令序列，这个序列明确告诉计算机应该执行什么操作，在什么地方找到用来操作的数据。一旦把程序装入内存储器，就可以由计算机来自动完成取出指令和执行指令的任务。专门用来完成此项工作的计算机部件称为中央处理器，通常简称CPU。 CPU对整个计算机系统的核心，它具有如下四方面的基本功能： 1.指令控制 程序执行顺序的控制称为指令控制。由于程序是一个指令序列，这些指令的相互顺序不能任意颠倒，必须严格按程序规定的顺序进行。 2.操作控制 一条指令的功能往往是由若干个操作信号的组合来实现的。因此，CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。 3.时间控制 对各种操作实施时间上的定时称为时间控制。在计算机中，各种指令的操作信号以及一条指令的整个执行过程都受到时间的严格定时。 4.数据加工 对数据进行算术运算和逻辑运算处理。 前三项功能是由控制器实现的，后一项功能由运算器实现。 二、CPU的基本组成 CPU的基本部分由运算器、cache和控制器三大部分组成。其主要部分由运算器和控制器组成。 （一）控制器 1.控制器的组成

44

主要由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。 2.控制器的主要功能 1)取指令 从内存中取出一条指令，并指出下一条指令在内存中的位置； 2)分析指令并执行指令 对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作 3)控制程序和数据的输入/输出 指挥并控制CPU、内存和输入/输出设备之间数据流动的方向。 （二）运算器 1.运算器的组成 由算术逻辑单元(ALU)、累加寄存器、数据缓冲寄存器和状态条件寄存器组成，它是数据加工处理部件。 相对控制器而言，运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。 2.运算器的功能 1)执行所有的算术运算； 2)执行所有的逻辑运算，并进行逻辑测试，如零值测试或两个值的比较。 三、CPU中的主要寄存器 CPU中的寄存器用于暂存CPU各功能部件处理所需要的各种信息(指令、地址、数据、状态等)。 在CPU中至少要有六类寄存器：指令寄存器(IR)、程序计数器(PC)、地址寄存器(AR)、缓冲寄存器(DR)、累加寄存器(AC)、状态条件寄存器(PSW)。 1.数据缓冲寄存器（DR） 用来暂时存放由内存储器读出的一条指令或一个数据字；反之，当向内存存入一条指令或一个数据字时，也暂时将它们存放在数据缓冲寄存器中。 缓冲寄存器的作用是： 1)作为CPU和内存、外部设备之间信息传送的中转站； 2)补偿CPU和内存、外围设备之间在操作速度上的差别 3)在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。 2.指令寄存器（IR） 用来保存当前正在执行的一条指令。 当执行一条指令时，先把它从内存取到缓冲寄存器中，然后再传送至指令寄存器。随后由控制器对指令寄存器中的二进制指令代码进行解释，并产生相应的控制。 指令划分为操作码和地址码字段，由二进制数字组成。为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作。指令译码器就是做这项工作的。指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码后，即可向操作控制器发出具体操作的特定信号。 3.程序计数器（PC） 为了保证程序能够连续地执行下去，CPU必须具有某些手段来确定下一条指令的地址。而程序计数器正是起到这种作用，所以通常又称为指令指针(IP)。 在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入PC，因此PC的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是

45

按顺序来执行的，所以修改的过程通常只是简单的对PC加1。 但是，当遇到转移指令如JMP指令时，那么后继指令的地址（即PC的内容)必须从指令的地址段取得。在这种情况下，下一条从内存取出的指令将由转移指令来规定。 4.地址寄存器（AR） 用来保存当前CPU所访问的内存单元的地址。 由于在内存和CPU之间存在速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止 。 当CPU和内存进行信息交换，即CPU向内存存/取数据时，或者CPU从内存中读出指令时，都要使用地址寄存器和数据缓冲寄存器。 5.累加寄存器（AC，简称为累加器） 它是一个通用寄存器，功能：当ALU执行算术或逻辑运算时，为ALU提供一个工作区。累加寄存器暂时存放ALU运算的结果信息。显然，运算器中至少要有一个累加寄存器。 6.状态条件寄存器（PSW） 保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，如运算结果进位标志(C)，运算结果溢出标志（V)，运算结果为零标志(Z)，运算结果为负标志(N)等等。这些标志位通常分别由1位触发器保存。状态条件寄存器是由各种状态条件标志拼凑而成的寄存器。 四、操作控制器与时序产生器 1.数据通路 许多寄存器(部件)之间传送信息的通路。信息从什么地方开始，中间经过哪个寄存器或多路开关，最后传送到哪个寄存器，都要加以控制，由操作控制器的部件来完成的。 2.操作控制器的功能 根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制。有三种类型控制器：硬布线控制器、微程序控制器、PLA控制器。 3.时序产生器 操作控制器控制信号必须严格按照时间顺序要求产生。因此，还需要时序产生器，对各种操作实施时间上的控制。 讨论、练习、作业： 183页第1题 教学反思： 能够清晰地讲解课程的重点、难点，内容讲解透彻、层次清晰、逻辑性强、信息量大，时间分配合理，师生互动效果良好，板书工整。 参考书目资料： 《计算机组成与结构》（第五版）王爱英著，清华大学出版社 2013.01 填表说明： 1. 每项页面大小可自行添减，一次课（二或三节）写一份上述格式教案。重复班只填写一份。 2. 课次为授课次序，填1、2、3……等。

46

附件3：章节或分次(课时)教案

计算机组成原理 课程授课教案

周次 14 课次 21 课时 2 课型 √理论课 □讨论课 □实验课 □习题课 □其他 章 节 5.2 指令周期 名 称 教学目的及要求： 目的：掌握MOV、LAD、ADD、STO、JMP指令的指令周期 要求：熟练掌握MOV、LAD、ADD、STO、JMP指令的指令周期 教学重点与难点： 重点：MOV、LAD、ADD、STO、JMP指令的指令周期 难点：MOV、LAD、ADD、STO、JMP指令的指令周期 教学方式方法、手段： 讲授法、归纳法 辅助手段：图表法 教学过程： 一、指令周期的概念 计算机的工作过程就是执行程序的过程，也是指令执行的过程。掌握了指令执行的控制过程也就掌握了计算机的CPU的控制过程。 指令执行过程： 1）读取指令 指令地址送入主存地址寄存器 读主存，读出内容送入指定的寄存器 2）分析指令 3）按指令规定内容执行指令 不同指令的操作步骤数 和具体操作内容差异很大 4）检查有无中断请求 若无，则转入下一条指令的执行过程 1.指令周期 CPU每取出并执行一条指令，都要完成一系列的操作，完成这一系列操作所需要的时间称为一个指令周期。由于各种指令的操作功能不同，有的简单，有的复杂，因此，完成一条指令的时间也不尽相同，各种指令周期也就不尽相同。 2.CPU周期（又称机器周期） CPU访问一次内存所花的时间较长，因此通常用从内存读取一条指令字的最短时间来定义。一个指令周期包含若干CPU周期。 3.时钟周期（通常称为节拍脉冲或T周期） 一个CPU周期包含若干个时钟周期。时钟周期是处理操作的最基本时间单位。一个CPU周期时间包含有若干个时钟周期。 47

下面是典型指令的指令周期 二、MOV非访内指令的指令周期（RR型指令，格式为MOV RO,R1） 指令需要两个CPU周期。 在第一个CPU周期，即取指令阶段，CPU完成三件事： （1）从内存取出指令； （2）对程序计数器PC加1，以便为取下一条指令做好准备； （3）对指令操作码进行译码或测试，以便确定进行什么操作。 在第二个CPU周期，即执行指令阶段，将R1的内容传送给R0。 三、LAD指令的指令周期（RS型指令，格式为LAD R1,6）

48

首先从指令存储器取出指令，然后从数据存储器6号单元取出数据100装入通用寄存器R1,原来R1中存放的数据10被更新成100。由于一次访问指令存储器，一次访问数据存储器，LAD指令需要3个CPU周期。 四、ADD指令的指令周期 1.RR型指令，格式ADD R1,R2 在运算器中用两个寄存R1和R2的数据进行加法运算。指令周期只需要两个CPU周期，其中一个是取指周期，别一个是执行周期将R1+R2->R2。 2.RS型指令，格式ADD R2,MEM ADD指令的指令周期由三个CPU周期组成。 第一个CPU周期为取指令阶段。 第二个CPU周期中将操作数的地址送往地址寄存器并完成地址译码。 在第三个CPU周期中从内存取出操作数并执行相加的操作。 五、STO指令的指令周期(RS型指令，格式为STO R2,[R3]) 首先访问指令存储器取出指令，然后按[R3]地址访问数据存储器，将R2中的内容写入到[R3]地址对应的数据存储器中。由于一次访问指令存储器，一次访问数据存储器，因此指令周期需要3个CPU周期，其中执行指令周期为2个CPU周期。 49

六、JMP指令的指令周期（格式为JMP 101） JMP指令由两个CPU周期组成，第一个周期是取指令周期，同其他指令。第二个周期为执行阶段，CPU把指令寄存器中的地址码部分送到程序计数器PC，从而用新内容代替PC原先的内容，这样，下一条指令将不从新PC所指向的指令存储单元中读出，从而改变了程序原先的执行顺序。 七、用方框图语言表示指令周期 在进行计算机设计时，可以采用方框图语言来表示一条指令的指令周期。 在表示指令周期的方框图由方框、菱形和有向线等构成。 1.方框 代表一个CPU周期，方框中的内容表示数据通路的操作或某种控制操作。 2.菱形 通常用来表示某种判别或测试，不过时间上它依附于紧接它的前面一个方框的CPU周期，而不单独占用一个CPU周期。 3.有向线 表示CPU周期的执行的流向。 4.“~”符号 用于表示一条指令执行完后，转入公操作。 公操作一般包含有：中断处理、异常处理、通道处理等硬件向CPU发出的请求。 用方框图语言表示上述五条指令周期实例如下图所示。 50

本文来源：https://www.bwwdw.com/article/q4yp.html