数电实验

实验一 门电路

一、实验目的

1. 掌握常见TTL集成门电路逻辑功能。 2. 掌握各种门电路的逻辑符号。

3. 了解集成电路的外引线排列及其使用方法。

二、实验原理

集成逻辑门电路是最简单、最基本的数字集成元件。任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。目前已有门类齐全的集成门电路，例如“与门”，“或门”，“非门”，“与非门”等。虽然，中、大规模集成电路相继问世，但组成某一系统时，仍少不了各种门电路。因此，掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。

TTL门电路

TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对学生实验论证，选用TTL电路比较合适。因此，本书大多采用74LS（或74）系列TTL集成电路。它的工作电源电压为5V正负0.5V。逻辑高电平1时>2.4V,低电平0时<0.4V。

图3-2-1为2输入“与门”，2输入“或门”，2输入4输入“与非门”和反相器的逻辑符号图。它们的型号分别是74LS08 2输入端四“与门”，74LS32 2输入端四“或门”，74LS00 2输入端四“与非门”，74LS20 4输入二“与非门”和74LS04 六反相器（反相器即“非门” ）。各自的逻辑表达式分别是：与门Q＝A·B，或门其Q＝A＋B，与非门Q= AB ,Q=ABCD,反相器Q＝ A。

图3-2-1

TTL集成门电路外引脚分别对应逻辑符号图中的输入、输出端。电源和地一般为集成块的两端，如14脚集成电路，则7脚为电源地（GND），14脚为电源正（Vcc），其余引脚为输入和输出，如图3-2-2所示。

外引脚的识别方法是：将集成块正面对准使用者，以凹口左边或小标志点“·”为起始脚1，逆时针方向向前数1，2，3??n脚，使用时，查IC手册即可知各管脚功能

图3-2-2 集成电路管脚排列 图3-2-3 TTL门电路实验接线图

三、实验设备与器件

1、 数字电子技术实验台

2、 集成电路：74LS00，74LS02，74LS04，74LS08，74LS20，74LS32

四、实验内容

1、TTL门电路逻辑功能验证

（1） 按图3-2-1在实验系统（箱）上找到相应的门电路。并把输入端接实验箱的逻

辑开关，输出端接发光二级管，如图3-2-3（a）所示TTL与门电路逻辑功能验证接线图。若实验系统上无门电路集成元件，可把相应型号的集成电路插入实验箱集成块空插座上，再接上电源正、负极，输入端接逻辑开关，输出端接LED发光二级管，即可进行验证实验，如图3-2-3（b）所示。

（2） 按状态表3-2-1中“与门”一栏输入A、B（0、1）信号，观察输出结果（看

LED备用发光二级管，如灯亮为1，灯灭为0）填入表3-2-1中

表3-2-1 门电路逻辑功能表 输 出 输 入 与门 D（K4） C（K3） B（K2） A（K1） 0 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 Q＝AB 或门 与非门 反相器 Q＝Q=A+B Q= AB Q=ABCD A 3、 用门电路完成下列逻辑变换，并画出逻辑线路图：

（1） Q=AB+CD （2） Q= AB+C D （3） Q=(AB+CD)· EF

五、实验报告

1. 画出实验用门电路的逻辑符号，并写出其逻辑表达式 2. 整理实验表格

3. 画出门电路逻辑变换的线路图。

六、预习要求

1. 复习门电路的逻辑功能及逻辑函数表达式。

2. 查找集成电路手册，画好进行实验用各芯片管脚图、实验接线图。 3. 画好实验用表格

实验二 组合逻辑电路设计

（ 适用于计算机类、电子类工科专业）

一、实验目的：

1、 学会用集成门芯片设计电路。

2、 用实验来验证所设计的电路的逻辑功能。 3、 了解消除冒险现象的方法。

二、实验任务：

用集成门电路来实现下列三个任务之一的逻辑功能： （1） 设计一个数字锁，该网络示意图如图一所示，其中A、B、C、D是四个

代码输入端，E为开锁控制输入端。每把锁都有规定的四位数字代码 （如1011等），可由实验者自已定义。如果输入代码符合该锁的代码，开锁（控制输入端E=1）时，锁才能被打开（F1=1）；如果不符合开锁代码，则开锁的时候，电路将发出报警信号（F2=1），要求使用最少的门电路来实现。实验时，锁被打开或报警可分别用两个发光二极管辉光示意。 代码输入

C A B D 控制输入

E

控制电路

F1 F2

锁开信号输出 报警信号输出

图3-4-1

（2） 按表3-4-1的要求设计一个逻辑电路。 表3-4-1 真值表

A 0 0 0 0 0 0 0 0 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 F 0 0 1 1 0 0 0 1 A 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 F 0 0 1 0 1 1 1 1 a. 设计要求：输入信号仅提供原变量，要求用最少数量的2输入端与非门画出逻辑图。

b. 搭接电路，进行静态测试，验证逻辑功能。 （3） 人类有四种血型—A、B、AB和O型。输血者与受血者的血型必须符合

下述原则：

a. O型血可以输给任意血型的人，但O血型的人只能接受O型血；

b. AB型血只能输给AB血型的人，但AB血型的人能接受所有所有血型的人； c. A型血能输给A血型与AB血型的人，而A血型的人能接受A型血与O型

血；

d. B型血能输给B血型与AB血型的人，而B血型的人能够接受B型与O型

血。 A

A

B B AB AB

O

O

图3-4-2

如图3-4-2，试用与非门设计一个检验输血者与受血者血型是否符合上诉规定的 逻辑电路，如果输血者与受血型的血型符合规定电路输出1。

三、实验设备与器件：

1、数字电子技术实验台 2、万用表

四、预习要求：

1． 复习组合电路的设计方法。

2． 根据任务要求设计逻辑电路，拟定实验步骤，提出器材清单。 3． 复习组合电路冒险现象的产生原因及消除方法。

4． 分析为实验任务2设计的 电路，可能存在哪些冒险现象，拟定使用校正项消除

逻辑冒险的措施。

五、实验报告要求：

1． 写出设计过程，画出电路逻辑。记录实验验证的结果。

2． 写出实验观察冒险现象的方法，步骤，记录冒险现象的波形，叙述所采用的消除

冒险的方法，记录实验结果，并加以总结。

3． 任务2中如果允许使用多输入端与非门，试设计逻辑图，并分析该电路是否存在

逻辑冒险。

4． 为什么说有的冒险现象不会影响电路正常工作?试举例说明。

实验三 数据选择器

一、实验目的

1. 熟悉中规模集成数据选择器的逻辑功能及测试方法。 2. 学习用集成数据选择器进行逻辑设计。

二、实验原理

数据选择器是常用的组合逻辑部件之一。它由组合逻辑电路对数字信号进行控制来完成较复杂的逻辑功能。它有若干个数据输入端D0、D1、?，若干个控制输入端A0、A1、?和一个输出端Y0。在控制输入端加上适当的信号，即可从多个输入数据源中将所需的数据信号选择出来，送到输出端。使用时也可以在控制输入端上加上一组二进制编码程序的信号，使电路按要求输出一串信号，所以它也是一种可编程序的逻辑部件。

中规模集成芯片74LS153为双四选一数据选择器，引脚排列如图3-6-1所示，其中D0，D1，D2，D3为四个数据输入端，Y为输出端，A1，A2为控制输入端(或称地址端)同时控制两个四选一数据选择器的工作，G为工作状态选择端(或称使能端)。74LS153的逻辑功能如表3-6-1所示，当1G(?2G)?1时电路不工作，此时无论A1、A0处于什么状态，输出Y总为零，即禁止所有数据输出，当1G(?2G)?0时，电路正常工作，被选择的数据送到输出端，如A1A0=01，则选中数据D1输出。

图3-6-1 图3-6-2

表3-6-1

输 入 输 出 A0 × 0 1 0 1 Y 0 D0 D1 D2 D3 G 1 0 0 0 0 A1 × 0 0 1 1 当G=0时，74LS153的逻辑表达式为

Y?AAD?AAD?AAD?AAD100101102013中规模集成芯片74LS151为八选一数据选择器，引脚排列如图3-6-2所示。其中D0—D7为数据输入端，Y(Y)为输出端，A2、A1、A0为地址端，74LS151的逻辑功能如表3-6-2所示。逻辑表达式为

Y?2AAAD?AAAD?AAAD?AAAD?AAADAAAD?AAAD?AAD210021012102210321010521062074?数据选择器是一种通用性很强的中规模集成电路，除了能传递数据外，还可用它设计成数码比较器，变并行码为串行及组成函数发生器。本实验内容为用数据选择器设计函数发生器。

用数据选择器可以产生任意组合的逻辑函数，因而用数据选择器构成函数发生器方法简便，线路简单。对于任何给定的三输入变量逻辑函数均可用四选一数据选择器来实现，同时对于四输入变量逻辑函数可以用八选一数据选择器来实现。应当指出，数据选择器实现逻辑函数时，要求逻辑函数式变换成最小项表达式，因此，对函数化简是没有意义的。

表3-6-2

输 入 G 1 0 0 0 0 0 0 0 0 A2 A1 A0 × × × 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 输 出 Y 0 D0 D1 D2 D3 D4 D5 D6 D7 Y 1 D0 D1 D2 D3 D4 D5 D6 D7 例：用八选一数据选择器实现逻辑函数

F?AB?BC?CA

写出F的最小项表达式

F?AB?BC?CA?ABC?ABC?ABC?ABC

先将函数F的输入变量A、B、C加到八选一的地址端A2、A1、A0，再将上述最小项表达式与八选一逻辑表达式进行比较(或用两者卡诺图进行比较)不难得出

D0=D1=D2=D4=0 D3=D5=D8=D7=1

图3-6-3为八选一数据选择器实现F=AB+BC+CA的逻辑图。

如果用四选一数据选择器实现上述逻辑函数，由于选择器只有两个地址端A1、A0，而函数F有三个输入变量，此时可把变量A、B、C分成两组，任选其中两个变量(如A、B)作为一组加到选择器的地址端，余下的一个变量(如C)作为另一组加到选择器的数据输入端，并按逻辑函数式的要求求出加到每个数据输入端D0—D7的C的值。选择器输出Y便可实现逻辑函数F。

当函数F的输入变量小于数据选择器的地址端时，应将不同的地址端及不用的数据输入端都接地处理。

三、实验设备与器件

1. EEL—08组件

2. 双四选一数据选择器74LS153×1(或CC4512×1) 八选一数据选择器74LS151×1（或CC4539×1）

图3-6-3 图3-6-4

四、实验内容

1. 测试74LS153双四选一数据选择器的逻辑功能

地址端、数据输入端、使能端接逻辑开关，输出端接0—1指示器。 按表3-6-1逐项进行功能验证。 2. 用74LS153实现下述函数

(1)构成全加器

全加器和数Sn及向高位进位数Cn的逻辑方程为

Sn?ABCn?1?ABCn?1?ABCn?1?ABCn?1Cn?ABCn?1?ABCn?1?ABCn?1?ABCn?1

图3-6-4为用74LS153实现全加器的接线图，按图连接实验电路，测试全加器的逻辑功能，记录之。

(2)构成三人表决电路

按自己设计用四选一构成三人表决电路接线，测试逻辑功能记录之。 (3)构成函数F?AC?B?AC

3. 测试74LS153八选一数据选择器的逻辑功能 按表3-6-2逐项进行功能验证。 4. 用74LS153实现下述函数 (1)三人表决电路

按图3-6-3接线并测试逻辑功能。 (2)F?AB?AB

按自己设计电路进行实验。

五、实验报告

1. 总结74LS153和74LS151的逻辑功能

2. 总结用数据选择器构成全加器的优点，并与实验四进行比较； 3. 论证自己设计各逻辑电路的正确性及优缺点。

六、预习要求

1. 复习数据选择器有关内容。

2. 设计用四选一数据选择器实现三人表决电路。 画出接线图，列出测试表格。

3. 设计用八选一数据选择器实现三人表决电路。 画出接线图，列出测试表格。

4. 设计用四选一实现F?AC?B?AC画接线图，列测试表格。 5. 设计用八选一实现F?AB?AB画接线图，列测试表格。 6. 怎样用四选一数据选择器构成十六选一电路。

实验四 触发器

一、实验目的

1. 掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。 .2. 熟悉各类触发器之间逻辑功能的相互转换方法。

二、实验原理

触发器是具有记忆功能的二进制信息存贮器件，是时序逻辑电路的基本单元之一。触发器按逻辑功能可分RS、JK、D、T触发器；按电路触发方式可分为主从型触发器和边沿型触发器两大类。

图3-8-1所示电路由两个“与非”门交叉耦合而成的基本RS触发器，它是无时钟控制低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。基本RS触发器也可以用两个“或非”门组成，它是高电平直接触发的触发器。

图3-8-1 图3-8-2

JK触发器是一种逻辑功能完善，通用性强的集成触发器，在结构上可分为主从型JK触发器和边沿型JK触发器，在产品中应用较多的是下降边沿触发的边沿型JK触发器。JK触发器的逻辑符号如图3-8-2所示。它有三种不同功能的输入端，第一种是直接置位、复位输入端，用 和 表示。在S=0，R=1或R=0，S=1时，触发器将不受其它输入端状态影响，使触发器强迫置“1”(或置“0”)，当不强迫置“1”(或置“0”)时，S、R都应置高电平。第二种是时钟脉冲输入端，用来控制触发器触发翻转(或称作状态更新)，用CP表示(在国家标准符号中称作控制输入端，用C表示)，逻辑符号中CP端处若有小园圈，则表示触发器在时钟脉冲下降沿(或负边沿)发生翻转，若无小园圈，则表示触发器在时钟脉冲上升沿(或正边沿)发生翻转。第三种是数据输入端，它是触发器状态更新的依据，用J、K表示。JK触发器的状态方程为

Q3-8-3所示。表3-8-1为其功能表。

n?1?JQ?KQnn本实验采用74LS112型双JK触发器，是下降边沿触发的边沿触发器，引脚排列如图

D触发器是另一种使用广泛的触发器，它的基本结构多为维阻型。D触发器的逻辑符

号如图8—4所示。D触发器是在CP脉冲上升沿触发翻转，触发器的状态取决于CP脉冲到来之前D端的状态，状态方程为： Qn+1 =D

图3-8-3 图3-8-4 图3-8-5 表3-8-1 表3-8-2 输 入 SD RD CP 0 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 × × × ? ? ? ? ? J × × × 0 0 0 1 × K × × × 0 0 1 1 × 输 出 Qn+1 Qn+1 1 0 ? Qn 1 0 Qn Qn 0 1 ? Qn 0 1 Qn Qn

SD 0 1 0 1 1 1

输 入 RD 1 0 0 1 1 1

CP × × × ? ? ?

D × × × 1 0 ×

输 出 Qn+1 Qn+1 1 0 ? 1 0 Qn

0 1 ? 0 1 Qn

注: × ?? 任意态; ? ?? 高到低电平跳变 注: ? ?? 低到高电平跳变

n+1

Qn(Qn) ?? 现态; Q n+1 (Q ??) 次态 ? ?? 不定态

本实验采用74LS74型双D触发器, 是上升边沿触发的边沿触发器, 引脚排列如图3-8-5所示。表3-8-2为其功能表。

不同类型的触发器对时钟信号和数据信号的要求各不相同, 一般说来, 边沿触发器要求数据信号超前于触发边沿一段时间出现(称之为建立时间), 并且要求在边沿到来后一继续维持一段时间(称之为保持时间)。对于触发边沿陡度也有一定要求(通常要求<100ns)。主从触发器对上述时间参数要求不高, 但要求在CP=1期间, 外加的数据信号不容许发生变化, 否则将导致触发器错误输出。

在集成触发器的产品中, 虽然每一种触发器都有固定的逻辑功能, 但可以利用转换的方法得到其它功能的触发器。如果把JK触发器的JK端连在一起(称为T端)就构成T触发器, 状态方程为：

Qn?1?TQ?TQnn

1 1.43 振荡频率 f= = T (R1＋2R2)C

图3-11-3 (a) 图3-11-3 (b)

3. 施密特触发器

图3-11-4为由555定时器及外接阻容元件构成的施密特触发器。

图3-11-4 图3-11-5 图3-11-6

设被变换的电压us为正弦波，其正半周通过二极管D同时加到555定时器的2 脚和6脚，ui为半波整流波形。当ui上升到 UCC时，uo从高电平变为低电平；当 ui下降到1/3UCC时，uo又从低电平变为高电平，图3-11-5示出了us、ui、uo的波形图。 可见施密特触发器的接通电位UT+为 UCC，断开电位UT-为1/3UCC， UT+ - UT =2/3UCC - 1/3UCC = 1/3UCC，电压传输特性如图3-11-6所示。

三、实验设备与器件

1. EEL—08组件 2. 示波器 3. 信号源及频率计 4. EEL—07组件 5. 集成定时器 5G1555×2

四、实验内容

1. 单稳态触发器

(1)按图3-11-2连接实验线路，UCC接＋5V电源，输入信号ui由单次脉冲源提供，用双踪示波器观察并记录ui、uc、uo波形，标出幅度与暂稳时间。

(2)将CT改为0.01?，输入端送1KHz连续脉冲，观察并记录ui、uc、uo波形，标出幅度与暂稳时间。 2. 多谐振荡器

按图3-11-3连接实验电路。用示波器观察并记录uo，uo波形，标出幅度和周期。 3. 施密特触发器

按图3-11-4连接实验线路。

(1)输入信号us由信号源提供，予先调好us频率为1KHz，接通+UCC(5V)电源后，逐渐加大us幅度，并用示波器观察us波形，直至us峰峰值为5V左右。用示波器观察并记录us、ui、uo波形，标出uo的幅度、接通电位UT+、断开电位UT-及回差电压?U。

(2)观察电压传输特性。 4. 模拟声响电路。

用两片555定时器构成两个多谐振荡，如图3-11-7所示。调节定时元件，使振荡器I振荡频率较低，并将其输出(脚3I)接到高频振荡器II的电压控制端(脚5II)，则当振荡器I输出高电平时，振荡器II的振荡频率较低，当I输出低电平时，II的振荡频率高，从而使II的输出端(脚3II)所接的相声器发出“嘟、嘀??”的间歇响声。

按图3-11-7接好实验线路，调换外接阻容元件，试听音响效果。

图3-11-7

五、实验报告

1. 定量画出实验所要求记录的各点波形。

2. 整理实验数据，分析实验结果与理论计算结果的差异，并进行分析讨论。

六、预习要求

1. 列出实验中要求的数据、波形表格。 2. 在单稳电路中，若 RT=330K CT=4.7? 则tw= RT=330K CT=0.01? 则tw=

3. 单稳电路的输出脉冲宽度tw大于触发信号的周期将会出现什么现象？ 4. 根据实验2所给的电路参数，计算多谐振荡器的 t1= t2= T=

5. 施密特触发器实验中，为使uo为方波，us峰峰值至少为多少？ 6. 如何用示波器观察施密特触发器的电压传输特性？

注：CC7555逻辑功能与管脚排列与5G1555相同，可互换使用。

本文来源：https://www.bwwdw.com/article/q4xg.html