东北大学秦皇岛分校 - 组成原理课设

东北大学秦皇岛分校

计算机与通信工程学院

计算机组成原理课程设计

指令系统及数据总线设计

专业名称 班级学号 学生姓名 指导教师 设计时间

计算机科学与技术 .1.5-.1.8

东北大学秦皇岛分校

课程设计任务书

专业：计算机科学与技术 学号： 学生姓名：

设计题目：指令系统及数据总线设计

一、 设计实验条件 综合楼试验室808

硬件：PC机

软件：Xilinx ISE ModelSim 编程语言：VHDL

二、设计任务及要求

1. 10号指令； 2. 27号指令； 3. 35号指令； 4. 37号指令； 5. 数据总线DBUS； 6. 6. 74LS138译码器。

三、设计报告的内容

1.设计题目与设计任务

题目：指令系统及数据总线设计

1、16位模型机设计－指令系统及计数器设计

表1.指令系统设计 指令编号 10 27 35 37 指令助记符 ADDC A, @R? 机器码1 001001 011010 100010 100100 机器码2 MM MM MM 指令功能 将间址存储器的值加入累加器A中,带进位 累加器A“或”存储器MM地址的值 将A中的值送入存储器MM地址中 从外部地址MM中读入数据，存入寄存器A中 OR A, MM MOV MM, A READ MM

2、模型机硬件设计： 数据总线DBUS 3、逻辑电路设计： 74LS138译码器

2.前言

1.融会贯通计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及相互联系的认识；

2.学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体

会FPGA/CPLD技术相对于传统开发技术的优点；

3.培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。

3.设计主体 【模型机设计】

1. 指令系统设计：

第10号指令： 助记符：ADDC A, @R? 格式：操作码和地址码 操作码：ADDC 地址码：A, @R?

功能：将间址存储器的值加入累加器A中,带进位 寻址方式：直接寻址 第27号指令： 助记符：OR A, MM 格式：操作码和地址码 操作码：OR 地址码：A,MM

功能：累加器A“或”存储器MM地址的值 寻址方式：直接寻址

第35号指令： 助记符：MOV MM, A

格式：操作码和地址码

操作码：MOV 地址码：MM,A

功能：将A中的值送入存储器MM地址中 寻址方式：直接寻址 第37号指令： 助记符：READ MM 格式：操作码和地址码 操作码：READ 地址码：MM

功能：从外部地址MM读入数据，存入累加器A中 寻址方式：直接寻址

【系统设计】 1. 模型机逻辑框图

图1 整机逻辑框图

图2 芯片引脚逻辑框图

图3 CPU逻辑框图

本文来源：https://www.bwwdw.com/article/q4ud.html