EDA课程设计实验简介

PROTEL 99 SE

随着超大规模集成电路的发展，EDA软件已经成为人们进行电子设计不可缺少的工具。Protel是国内业界最早使用和最为流行的一个软件。Protel 99 SE是Protel公司2000年推出的基于Windows平台的第六代产品，集强大的设计能力、复杂工艺的可生产性和设计过程管理于一体，完整地实现电子产品从概念设计到产生物理生产数据的全过程。本章在介绍Protel 99 SE功能和工作环境的基础上，通过实例讲解了原理图和PCB图的设计过程，使读者从实际操作入手，尽快实现软件功能的实现。

1 PROTEL 99 SE的功能与工作环境

在开始使用Protel 99 SE进行电路设计之前，需要对Protel 99 SE的功能有个全面的了解，同时对软件的工作环境要有个基本的认识，以便于根据个人的喜好，设置相应的参数。本节介绍了上述两个方面的内容。

1.1 PROTEL 99 SE的主要功能

Protel 99 SE主要功能包括以下几点：

⒈原理图设计工具Advanced Schematic 99

这是一个功能完备的多图纸层次化的原理图编辑器。主要包括设计原理图的原理图编辑器，用于修改、生成零件的零件库编辑器以及各种报表的生成器，可高效实现电子产品从构思到电学设计的全过程。

⒉电路板设计工具Advanced PCB 99

这一模块为用户提供了一个全面的PCB设计环境，主要包括用于设计电路板的电路板编辑器，用于修改、生成零件封装的零件封装编辑器以及电路板组件管理器

⒊PCB自动布线工具Advanced Route 99

这是一个完全集成的基于形状的无网格自动布线器。

⒋通用可编程逻辑器件设计工具Advanced PLD 99

这是一个集成的PLD开发环境，主要包括具有语法意识的文本编辑器，用于编译和仿真设计结果的PLD以及用来观察仿真波形的Wave。

⒌数模混合电路信号仿真工具Advanced SIM 99

这一模块基于SPICE 3F5/XSPICE标准，主要包括一个功能强大的数/模混合信号电路仿真器，能提供连续的模拟信号和离散的数字信号仿真。

⒍信号完整性分析工具Advanced Integrity 99

这一模块主要包括一个高级信号完整性仿真器，能分析PCB设计和检查设计参数，测试过冲、下冲、阻抗和信号斜率等问题。

1.2 PROTEL 99 SE的工作环境

当用户打开Protel 99 SE，但没有打开任何文件时，整体的工作环境见图1。下面介绍

1

几点用户在进行原理图、PCB图设计之前需要了解的内容。

⒈点开File菜单中的New（图2），弹出New Design Database对话框（图3）。在此对话框中，Design Storage Type设计保存类型有两个可选项：

⑴MS Access Database

设计过程中的全部文件都存储在单一的数据库中，和Prote1 99文件方式相同。即所有的原理图、PCB文件、网络表、材料清单等等都存在一个ddb文件中，在资源管理器中只能看到唯一的ddb文件。

⑵Windows File System

在对话框底部指定的硬盘位置建立一个设计数据库的文件夹，所有文件被自动保存在文件夹中。可以直接在资源管理器中对数据库中的设计文件如原理图、PCB等进行复制、

2

粘贴等操作。

第一种方式便于管理，用户可以在唯一的数据库文件中进行设计，修改。这种方式也是最常用的。

⒉界面字体的设置

在使用过程中，常常会因为字体设置的原因，导致在对话框中的注释不能全部显示出来，如图4所示。此时可以通过系统的Preferences菜单进行设置。

点击左上角的按钮，系统弹出图6所示菜单。选中Preferences，系统弹出图7

所示参数设置对话框，在该对话框中，对Use Client System Font For All Dialogs复选框进行选择，点击OK按钮退出参数设置对话框，则系统界面字体就变小，并且在屏幕上全部显示出来，效果见图5。用户还可以在图7所示参数设置对话框中，选择Change System Font按钮，系统弹出字体对话框。用户可以根据自己的需要选择字体。

⒊创建备份文件的设置

如果在图7所示Preferences对话框中选择了Create Backup files复选框，用户每次保存文件时，在数据库文件同一目录下，系统将创建备份文件。如果不想使用这一功能，只需在Preferences对话框中取消对Create Backup files复选框的选中，点击OK，退出即可。

Protel 99 SE的工作环境是分层次的，在每一个模块中，将只显示与此模块有关的菜单、工具条等。这样使得设计环境简洁、直观。

Protel 99 SE的设置非常全面，用户可以在使用过程中打造适合自己的工作环境。下面通过一个简单电路的例子，介绍最常用的原理图设计工具Advanced Schematic 99和电路板设计工具Advanced PCB 99两个模块。

3

2原理图的绘制

电路的设计一般均从功能模块入手，首先实现电路原理图。当然，特别简单的电路也可以直接进行PCB图的设计。本节通过实例介绍了原理图设计过程中遇到的相关问题，包括：原理图的绘制、原理图库文件的生成和原理图的后处理。

2.1原理图的绘制

图8为本章要讨论的例子，具体功能是利用PIC16F877单片机与计算机实现串口通讯。

⒈按照上节所述方法，简单设置Protel工作环境。

⒉建立数据库文件

在图1所示初始环境下，点开File菜单中的New（图2），弹出New Design Database 对话框（图3）。Design Storage Type（设计保存类型）保持默认的MS Access Database 类型。此对话框中有两处需要更改：

⑴Database File Name数据库文件名,改为test.ddb。

⑵Database Location文件存放路径，改为预先建立的C:\test目录，也可点开Browse 进行选择。

然后点击OK按钮。这时可以看到Protel的工作环境已经发生改变，菜单和工具条都增

4

5

加了，如图9所示。工具条下

方左侧是设计管理器，可以看

到此时已经有了test.ddb 分

支。工具条下方右侧是主设计

窗口。

在主设计窗口中

test.ddb 处于活动状态，有三个图标，第一个是Design

Team 设计工作组，第二个是

垃圾箱，第三个是Documents 文件夹。

双击Documents,打开文件夹。我们下面所有的设计文件都放在这个文件夹中。 ⒊建立原理图文件

选择File 菜单中的New …新建文件子项，弹出New Document 新文件对话框，如图10所示。

在New Document 对话框

中选择Schematic Document

原理图文件，点击OK ，此时

在Document 文件夹中出现后

缀名为.sch 的原理图文件

Sheet1.sch 。如图11所示。此

时可以像在Windows 资源管

理器中一样，为新建的

Sheet1.sch 重命名。右键单击

Sheet1.sch ，在出现的下拉框

中选中Rename 重命名即可命

名新建的原理图文件，此处命

名为test.sch 。

双击点开test.sch ，就可以

进入原理图编辑环境了。参见

图17所示。 图中显示了

Wiring Tools 连线工具条，如

果读者的原理图设计界面与

图中不同，可以点开View 视

图菜单中的Toolbars 工具条分

菜单，选择各自所需的工具

条。

⒋编辑原理图文件 ⑴首先介绍几个基本的功能键。PageUp 和PageDown 键用来放大和缩小绘图区域；End 键用来刷新图纸；移动图纸绘图区域可以用Up 、Down 、Left 、Right 键或者主设计窗口右侧和下侧的滚动条；将鼠标放在主设计窗口中，点击鼠标右键，在弹出的下拉菜单中有一些常用的命令。

⑵设置

选择Design菜单中的Options子菜单，在弹出的Document Options对话框中包括图纸的一些基本设置，如图12。也可以点击鼠标右键，在弹出的下拉菜单中选择Document Options 文档选项。

图12

在此对话框中，右上角Standard Style用来设置图纸，选择B号图纸，也可以在Custom Style中自定义图纸。左下角选择边框和图纸颜色，保持默认即可。Grids选项用来选择网格属性，SnapOn表示光标每次移动的最小尺寸，Visible表示网格的大小，如图中选择即可。Electrical Grid为电气栅格属性，可如图中设置。点击OK,保存设置退出。

网格可以设置成线状网格，也可以设置成点状网格。选择Tools菜单中的Preferences 子菜单,弹出Preferences优选项对话框。也可以点击鼠标右键，在弹出的下拉菜单中选择此对话框。如图13所示

6

7

在Graphical Editing 选项卡中Cursor/Grid Options 用来设置光标和网格属性，在Visible Grid 下拉框中选择Line Grid ，如图中所示。点击OK,保存设置退出。

⑶添加库

在原理图中放入元件前，必须先将元件所在的元件库添加入工程。

在左下方的设计管理器中选择Browse Sch 选项卡，选择Browse 下拉框中的Libraries 选项，可以看到空白处列出了当前工程中所添加的元件库，如图14所示。此时可能不为空，其它数据库文件操作时添加的库会显示出来。如果不需要这些库，可以删去，这样可以提高程序执行速度。删除方法如图中所示，点击Add/Remove …按钮，弹出Change Library File List 改变元件库文件列表对话框。在下方Selected Files 栏里列出了当前添加的元件库，选中不需要的元件库文件，点击Remove 按钮删除，然后点击OK 保存退出。此时可以看到列表中元件库已被删除。

本例中需要三个库文件和一个自编辑的库文件，三个库文件分别为Miscellaneous Devices.ddb 、Microchip.ddb 和Protel Dos Schematic Linear.lib 。

按照上面所述，打开Change Library File List 改变元件库文件列表对话框，在查找范围下拉框中选中Protel 99 SE 安装目录，并进入\Library\Sch 目录，此目录中所列均是原理图元件库。选择Miscellaneous Devices.ddb 和Microchip.ddb 两个文件，点击Add 按钮，在Selected Files 栏里可以见到这两个文件已添加，点击OK ，保存退出。

Protel Dos Schematic Linear.lib 文件存在于

Protel DOS Schematic Libraries.ddb

8

库文件中。如果直接按照上述方法添加Protel DOS Schematic Libraries.ddb 文件，则此库文件中14个.lib 文件均添加入了当前工程中。所以需先从Protel DOS Schematic Libraries.ddb 文件中导出需要的.lib 文件，然后只将此.lib 文件添加入当前工程。具体做法如下：

选择File 菜单中的

Open …子菜单，在弹出的Open

Design Database 对话框中，

选择Protel 99 SE 安装目录，

并进入\Library\Sch 目录，找

到Protel DOS Schematic

Libraries.ddb 文件并打开，

可以看到设计管理器中多了

Protel DOS Schematic

Libraries.ddb 的字条目，同

时主设计窗口中显示出此库

文件所包含的14个.lib 文

件，如图15所示。选中Protel

Dos Schematic Linear.lib 文件，然后执行File 菜单中的Export …导出子菜单，在弹出的Export Document 对话框中选择test.ddb 文件所在的目录C:\test,点击保存，如图16所示。察看C:\test 目录，可以看到多了导出的 .lib 文件。此时可以关闭打开的Protel DOS Schematic Libraries.ddb 文件，在左下方的设计管理器中选中Protel DOS Schematic Libraries.ddb,然后执行File 菜单中的Close Design 关闭设计子菜单，可以看到此库文件被关闭，并回到了test.sch 的原理图设计环境。

点击Add/Remove …按钮，弹出Change Library File List 改变元件库文件列表对话框，进入C:\test 目录，在文件类型中，选中*.lib 类型，将刚才导出的Protel Dos Schematic

Linear.lib文件选中，并添加入工程。

所需的系统自带的三个元件库已添加入工程，另外还需要一个自编辑的原理图库文件，内含图8中所示的U2（TIL117），此库文件的编辑见下面2.2节（生成原理图元件的库文件）。这里假定此库文件已经编辑完成，并存放在本工程的数据库文件test.ddb中。点

击Add/Remove…按钮，弹出Change Library File List改变元件库文件列表对话框。选择

这样所需的元件库均已添加入工程中，可以进行原理图文件的编辑了。

⑷编辑原理图文件

①首先将所需的元件从各自的元件库中选入主设计窗口。

在设计管理器中选择Microchip Microcontroller.lib库文件，则中间窗口中列出了此库文件中包含的Microchip公司生产的PIC微控制器型号，下方窗口中显示出相应的元件图。双击PIC16C65-04/JW(40)，在主设计窗口中点击鼠标左键放置，位置留待以后调整。注意，放置一个后点击鼠标右键退出连续放置状态。

在设计管理器中选择Miscellaneous Devices.lib库文件,连续放置三个CAP（电容），一个ELECTRO1（电解电容）；在同一库中选择一个LED（发光二极管）、一个DIODE（二极管）和一个ZENER1（齐纳二极管）分别放入主设计窗口；选择一个NPN（三极管）放入主设计窗口；选择八个RES2（电阻）放入主设计窗口；选择一个SW SPST（开关）放入主设计窗口；选择一个CRYSTAL（晶振）放入主设计窗口。

放置TIL117时，在设计管理器中选择mylib.lib库文件，此文件中目前只有一个元件，双击TIL117，放入主设计窗口。在Protel Dos Schematic Linear.lib库文件中的4N25元件与TIL117元件原理图完全一样，也可以选择4N25放入主设计窗口来代替，这样就可以省

9

去编辑TIL117元件库文件的麻烦了。

放置结果如图17所示。

②然后将元器件按照图8中所示相对位置进行排列，如图18所示。排列过程中，选中元件，不松开鼠标左键，敲击空格键可以旋转被选中元件。实际使用时，通常将属于同一功能模块元器件放置在一起，各部分独自布线，然后连成整体。这里为了讲解方便，将所有元件一次排列完毕。

③元件排列完成后，需要逐个设置元件属性。

设置元件属性的方法有两个，一个是在主设计窗口中双击此元件，就会弹出Part元件

属性设置对话框；也可以选中需要设置的元件，不松开鼠标左键，点击Tab键，也会弹出Part元件属性设置对话框。

双击左上角电阻，弹出的Part元件属性设置对话框。在此对话框中，将Footprint栏改为AXIAL-0.3，AXIAL-0.3是管脚符号，0.3表示管脚间距离为300mil；将Designator 栏改为R3,R3是标号，用作在整张图纸中相互区别的符号；将Part Type栏改为1K，此栏通常用来描述该元件，例如电容的电容值、电阻的阻值等。其余几项保持不变即可，点击

10

OK,保存退出，设置结果见图19。

其余七个电阻的属性设置对话框与图19类似，Footprint栏均填AXIAL-0.3；Designator 栏按照图8中排列顺序，分别填入R1、R2、R4、R5、R6、R7、R8；对应的Part Type栏分别改为47K、470、15K、200K、0.34K、10K、1K。

双击左上角离R3最近的CAP电容，弹出Part元件属性设置对话框。在此对话框中，将Footprint栏改为RAD0.2，RAD0.2也是管脚符号；将Designator栏改为C3；将Part Type

栏改为104，104为电容值。其余几项保持不变，设置结果见图20。其余两个CAP电容按照图8中的排列顺序进行设置，Footprint栏均填RAD0.2；Part Type栏均填22pF；Designator 栏分别填入C1、C2。

双击ELECTRO1电解电容，在弹出的属性对话框中，Footprint栏改为RB.2/.4；Designator栏改为C4；Part Type栏改为10μ；其余保持不变。

双击LED发光二极管，在弹出的属性对话框中，Footprint栏改为DIODE-0.4；Designator 栏改为D1；其余保持不变。

双击DIODE二极管，在弹出的属性对话框中，Footprint栏改为AXIAL-0.3；Designator 栏改为D2；Part Type栏空白；其余保持不变。

双击ZENER1齐纳二极管，在弹出的属性对话框中，Footprint栏改为AXIAL-0.3；Designator栏改为D3；其余保持不变。

双击NPN三极管，在弹出的属性对话框中，Footprint栏改为MYNPN，MYNPN是一个自定义的PCB管脚符号，定义过程见3.2节（生成PCB图封装元件的库文件）；Designator栏改为Q1；其余保持不变。

双击SW SPST开关，在弹出的属性对话框中，Footprint栏改为ss，ss也是一个自定义的PCB管脚符号，定义过程见3.2节；Designator栏改为S1；Part Type栏空白；其余保持不变。

双击CRYSTAL晶振，在弹出的属性对话框中，Footprint栏改为RAD0.2；Designator

11

12 栏改为Y1；Part Type 栏改为20MHz ；其余保持不变。

双击TIL117光耦，在弹出的属性对话框中，Footprint 栏改为DIP-6；Designator 栏改为U2；Part Type 栏为TIL117；其余保持不变。

双击PIC16C65-04/JW(40)微控制器，在弹出的属性对话框中，Footprint 栏改为DIP-40；Designator 栏改为U1；Part Type 栏改为PIC16F877；注意，要将Hidden Pins 复选框选中，这样，隐藏的VDD 和VSS 管脚才能显示出来；其余保持不变。

元件属性设置完毕后，将各元件的Designator 及Part Type 适当调整位置，结果如图21所示。

④连线

连线工具条中的Sch ：PlaceWire 命令用来进行电气连线。执行此命令后，用鼠标在主设计窗口中单击左键确定起点，移动鼠标，第二次单击左键确定终点。如果需连接成折线，可以重复移动鼠标、单击左键的操作；如果已到达终点，单击鼠标右键，停止这条线的绘制，但是仍然在电气连线状态，可以布第二条线，操作同第一次相同；若需进行其它操作，再次单击鼠标右键，可以退出连线命令。

使用连线工具条中的Sch ：PlaceWire 命令将图21中的元件连接起来，结果如图22所示。连接过程中，当导线与电气节点距离在电气捕捉范围内时，

系统自动将导线连到电气节

点上。导线相交时，如果是电气连接的，要设Junction，方法是使用连线工具条中的Sch：PlaceJunction命令；如果两条导线相交而没有电气连接，则不能有Junction，系统有时会自动添加，这时应注意去掉Junction。方法是单击此Junction，选中它，然后敲击键盘上的Delete键即可。

13

14

⑤添加Power Port 电源端口、Port 端口和Net Label 网标

图8中包含八个电源地端口和一个VDD 端口，首先添加八个电源地端口。执行连线工具条中的Sch ：PlacePowerPort 命令，Power Port 放置之前敲击Tab 键，弹出Power Port 属性设置对话框。

如图23所示，在Net 栏填入GND ；Style 栏选择Power Ground ；其余各栏保持不变，点击OK ，保存退出，进入放置状态，按照图8中相应位置连续放置八个。暂时不要单击鼠标右键退出放置Power Port 状态。

接着添加VDD 电源端口。再次敲击Tab 键，弹出Power Port 属性设置对话框。如图24所示，在Net 栏填入VDD ；Style 栏选择Bar ；其余各栏保持不变，点击OK ，保存

退出，进入放置状态，按照图8中相应位置放置VDD

电源端口，单击鼠标右键退出放置Power Port 状态。

然后添加Port 端口。本例共有两个VDD 端口

和一个+5V 端口。在Protel 中端口名称一样表示电

气上是连接在一起的。设置+5V 端口是为了本图纸

添加其它电路时使用电源的方便。

执行连线工具条中的Sch ：PlacePort 命令，放

置Port 前敲击Tab 键，弹出Port 属性

设置对话框，在Name 栏中填入VDD ，其他各栏保

持不变，点击OK ，进入放置Port 状态。在图8所

示相应位置连续放置两个VDD Port 。单击鼠标左键

一次确定起点，移动鼠标，单击左键第二次确定终

点，然后可以放置下一个Port 。两个VDD Port 放置

完成后，暂时不要单击鼠标右键退出放置Port 状态。 接着添加+5V 端口。再次敲击Tab 键，弹出Port

图27

属性设置对话框。如图26所示，在Name栏中填入+5V，其他各栏保持不变，点击OK，进入放置Port状态。在图8所示相应位置放置一个+5V Port，单击鼠标右键，退出放置Port 状态。

最后需要添加图8中所示的TX、RX网标。执行连线工具条中的Sch：PlaceNetLabel命令，Net Label放置之前敲击Tab键，弹出Net Label属性设置对话框。

如图27所示，Net栏改为TX，其他栏保持不变，点击OK，然后放置在适当的位置即可。放置时注意Net Label要与导线有电气连接。

按照上述方法，放置RX。

放置完成后，结果如图28所示。

⑥添加总线

Bus总线是指一组具有相关性的信号线。原理图使用较粗的线条来代表总线。目的是为了简化连线的表现方式，总线本身并没有任何实质上的电气意义。总线通常与Bus Entry 总线出入端口及Net Label网标结合起来使用。

执行连线工具条中的Sch：PlaceBus命令,按照图8中所示路线绘制总线。绘制方法类似连线工具条中的Sch：PlaceWire命令，这里不再赘述。

接着执行连线工具条中的Sch：PlaceBusEntry命令,按照图8所示，在相应位置放置四

15

个Bus Entry。放置过程中，同样可以敲击空格键旋转放置角度。

由于总线本身并没有任何实质上的电气意义，必须放置Net Label来表示各总线出入端口的电气连接。按照前面所述的放置Net Label的方法，在图中相应位置放置两对Net Label，分别是RC6和RC7，名称相同的网标表示两个总线出入端口电气上相连。

至此，本例的原理图已经完成。最终的原理图如图8所示。下面需要对原理图进行后处理，Protel提供了丰富的后处理工具。

2.2生成原理图元件的库文件

用户在编辑原理图时，首先要将元件所在的库文件加入工程，如果所要添加的元件库找不到，就必须自己编辑库文件。本例中所需添加的光耦TIL117找不到库文件，可以用Protel Dos Schematic Linear.lib库中的4N25元件来代替，也可以自己编辑。下面介绍编辑方法。

⒈建立原理图库文件

执行File菜单中的New…新建文件子菜单，弹出New Document对话框，参见图10。选择Schematic Library Document文件类型，点击OK，退出对话框。察看Documents选项

卡，可以看到多了Schlib1.Lib文件。如前面所述方法，将此文件更名为mylib.lib，并双击打开此文件，这样就进入了原理图库文件编辑环境，如图29所示。

16

17

⒉编辑库文件

此环境中包括上方的菜单和两个工

具条，图中有主工具条和绘图工具条，如果没有这两个工具条，可以在View 菜单中打开Toolbars 子菜单，选中上述两个工具条。左下方为元件管理器，右下方为主

设计窗口。

在元件管理器的Group 栏中点击Add 出New Component Name 对话框，如图30名字改为TIL117，点击OK 在元件管理器的Components 栏中除Component_1以外，多了TIL117元Component_1，点击Group 栏中的Del 去多余的Component_1元件。可以按照此步骤继续添加。

此时，右边的主设计窗口就是被TIL117的设计窗口。

点击绘图工具条中的Sch ：置矩形框，也可以通过Place 菜单中的菜单来放置，或者在主设计窗口中点击鼠标右键，在弹出的下拉菜单中，点开Place 子菜单，执行

移动。将矩形框的左上角对准主设计窗口中的十字交叉点，即X=0,Y=0位置，拖拉鼠标，确定一个宽40、高60的矩形框，如图31所示。确定了一个矩形框以后，如果不点击鼠标右键，则系统仍在PlaceRectangle状态下，等待放置另一个矩形框。

TIL117有六个管脚，其中第三脚为NC脚，不用连接，所以只需画出五个管脚。点击工具条中的Sch：PlacePin来放置管脚，可以见到一个管脚随着鼠标的移动而移动，此时，按Tab键，弹出Pin属性对话框，如图32所示。

将此对话框中Name改为IN+，Number改为1，其余按图32中所示即可。在放置前按空格键可以改变方向，注意将有电气连接的一端向外。按图33中所示放置其余四个管脚。

这样就完成了TIL117元件原理图库的编辑，在一个库文件中可以编辑多个元件，满足整个工程原理图元件库的需要。

保存此库文件，在主设计窗口上方的mylib.lib标题卡上点击右键，选择Close关闭文件。如果以后要加入文件或重新编辑，可以在Document中双击mylib.lib，就可以打开重新编辑。

2.3原理图的后处理

⒈ERC表

在产生网络表之前，可以利用软件来测试用户设计的电路原理图，执行电气法则的测试工作，以便能够找出人为的疏忽。执行完测试后，能生成错误报告并且在原理图中有错误的地方做好标记，以使用户分析和修改Array错误。

打开上面编辑完成的test.sch文

件，执行Tools工具菜单中的ERC…

电气规则检查子菜单，系统弹出Setup

Electrical Rule Check设置电气规则检

查对话框。也可以在主设计窗口中单

击鼠标右键，在弹出的下拉菜单中直

接执行ERC…电气规则检查命令，同

样弹出Setup Electrical Rule Check对

话框，如图34所示。

在此对话框的Setup选项卡中，

ERC Options为一些检查项目的设置，

如图中选取即可；Sheets to Netlist项

此处选择Active sheet即可；Net

Identifier Scope 设置网络标识符的工

作范围，网络标识符的范围主要是在

一个多张图纸的设计中决定网络连通

性的方法；其他保持不变，点击OK，

开始进行电气规则检查，检查结果见

图35。

18

19

文件可以看到目前没有错误项。为了说明电气规则检查的功能，故意将图中的VDD Power Port 脱离与导线的电气连接，然后再重新进行电气规则检查。形成的test.ERC 文件见图36。此时有一项Warning ，在电路图中相应位置产生Warning 标志，见图37。本例只有一项Warning ，实际设计过程中，还有可能产生Error 。

找到错误后，首先删除Warning 或Error 标志，然后修改电路图，本例中将VDD Power Port 与导线进行电气连接。再次进行电气规则检查，可以看到Warning 标志已经不再出现。 ⒉网络表

20

在Advanced Schematic 产生的各种报告中，Netlist 网络表最为重要。绘制电路图的最主要的目的就是为了将设计电路转换出—个有效的网络表，以供PCB 程序或仿真程序使用。 执行Design 设计菜单中的Create Netlist …创建网络表子菜单，系统弹出Netlist Creation 创建网络表对话框。也可以在主设计窗口单击鼠标右键，同样弹出Netlist Creation 创建网络表对话框，见图38所示。

此对话框中将Sheets to Netlist 设置为Active sheet ；其余保持不变，点击OK 生成网络表，见图39。

网络表文件也存于Documents 文件夹中，双击打开网络表文件f6d6feed998fcc22bcd10dfe 。网络表文件为纯文本文件，用户可以利用一般的文本编辑程序自行建立或修改网络表。

网络表可以分为元件描述和网络连接描述两部分。

元件描述部分对每一个元件都进行描述，每个元件的描述用一对方括号包含在内，如图39中的C1。方括号中一般有三个部分，元件序号、元件封装（管脚）和元件注释。

网络连接描述用来描述原理图中的电气连接。每一组电气连接为一个子项，用小括号包含在内，如图40中的GND 网络。

21

网络连接中列出了属于同一电气连接的元件的端口。

⒊元件表

元件的列表主要是用于整理一个电路或一个项目文件中的所有元件。它主要包括元件的名称、标注、封装等内容。 选择Reports 报告菜单中的Bill of Material 材料清单子菜单，系统弹出BOM Wizard 材料清单向导对话框，如图41所示。在此对话框中选中Sheet 单选框，点击Next ，弹出下一个BOM Wizard 对话框，见图42。在此对话框中，选择Footprint 和Description 两个复选框，其余如图中所示，点击Next ，弹出下一个BOM Wizard 对话框，见图43。对话框中项目不用修改，点击Next ，弹出图44所示对话框，如图中选好报告格式，点击Next ，在弹出的最后一个对话框中点击Finish 按钮，系统生成test.XLS 文件。此文件根据上述向导的设置，生成一份原理图中所有元件的元件表，如图45所示。

本文来源：https://www.bwwdw.com/article/q1ne.html